[发明专利]LDMOS及其制造方法

说明书

技术领域

本发明涉及一种LDMOS(laterally diffused MOS，横向扩散MOS晶体管)器件。

背景技术

请参阅图1，这是现有的LDMOS的剖面示意图。在p型衬底10上具有n型埋层11，再往上则是n阱12。n阱12的深度通常大于2μm，也称为深n阱。n阱12中有多个隔离区13，这些隔离区13将n阱12中的n阱171和p阱172相互隔离。n阱171中具有n型重掺杂区181，作为LDMOS器件的漏极。p阱172中具有n型重掺杂区182和p型重掺杂区183，两者相连作为LDMOS器件的源极。n阱12之上具有栅氧化层13，再往上为栅极14，作为LDMOS器件的栅极。栅氧化层13和栅极14两侧具有侧墙15。栅极14的下方包括隔离区13、n阱12和p阱172三个部分。

上述LDMOS的漂移区由n阱12和n阱171共同组成。但是n阱171的结构可以省略，此时漂移区则只由n阱12所组成。增加n阱171有利于提高LDMOS器件的击穿电压。

上述LDMOS中，将各部分结构的掺杂类型变为相反，也是可行的。图1所示的LDMOS为对称结构，实际器件并不要求一定为对称结构。

上述LDMOS中，漏端181和衬底10之间只有一个PN结隔离，所述PN结的P区为p型衬底10，N区为n型埋层11、n阱12、n阱171和n型重掺杂区181。在感性负载和某些特殊应用下，漏端181的电位可能低于零电位，而衬底10始终为零电位，此时漏端181和衬底10之间的所述PN结会正向导通，这会导致LDMOS器件出现漏电。

发明内容

本发明所要解决的技术问题是提供一种LDMOS器件，杜绝了漏端和衬底之间可能会导通的问题。

为解决上述技术问题，本发明LDMOS在衬底10上具有埋层11，再往上则是外延层20；外延层20中有多个隔离区13，这些隔离区13将外延层20中的阱12、阱171和阱172相互隔离；阱12的底部与埋层11相接触；阱12中具有阱173；阱173中具有重掺杂区184；阱171中具有重掺杂区181，作为LDMOS器件的漏极；阱172中具有重掺杂区182和重掺杂区183，两者相连作为LDMOS器件的源极；阱12之上具有栅氧化层13，再往上为栅极14，作为LDMOS器件的栅极；栅氧化层13和栅极14两侧具有侧墙15；栅极14的下方包括隔离区13、n阱171、外延层20和阱172四个部分。

上述LDMOS中，衬底10、外延层20、阱172、重掺杂区183为p型；埋层11、阱12、阱171、重掺杂区181、重掺杂区182、重掺杂区184为n型。

或者，上述LDMOS中，衬底10、外延层20、阱172、重掺杂区183为n型；埋层11、阱12、阱171、重掺杂区181、重掺杂区182、重掺杂区184为p型。

上述LDMOS的制造方法包括如下步骤：

第1步，在p型衬底10中以离子注入工艺形成n型埋层11；

第2步，在n型埋层11之上以外延工艺生长一层p型外延层20；

第3步，在p型外延层20中以离子注入工艺形成n阱12；

第4步，在p型外延层20中形成多个隔离区13；

第5步，在p型外延层20中以离子注入工艺形成n阱171，同时在n阱12中形成n阱173；

第6步，在硅片表面形成栅氧化层14、栅极15；

第7步，在p型外延层20中以离子注入工艺形成p阱172；

第8步，在硅片表面形成侧墙16；

第9步，在n阱171中以离子注入工艺形成n型重掺杂区181，同时在p阱172中形成n型重掺杂区182，同时在n阱173中形成n型重掺杂区184；

在p阱172中以离子注入工艺形成p型重掺杂区183。

上述方法中，各步骤离子注入类型相反，所形成的各部分结构的掺杂类型相反，也是可行的。

本发明LDMOS中，漏端181和衬底之间有两个PN结隔离。第一个PN结的P区为p型衬底10，N区为n型埋层11。第二个PN结的P区为p型外延层20，N区为n阱171和n型重掺杂区181。并且LDMOS器件周围由隔离环进行隔离，所述隔离环由n型重掺杂区184、n阱173和n阱12所组成。这便完全杜绝了感性负载和某些特殊应用下，漏端181和衬底10之间可能会导通的问题。

附图说明

图1是现有的LDMOS的剖面示意图；

图2是本发明LDMOS的剖面示意图。

图中附图标记说明：