[发明专利]PMOS OTP器件的建模方法

说明书

技术领域

本发明涉及半导体制集成电路领域，尤其是涉及一种PMOS OTP器件的建模方法

背景技术

PMOS OTP(one-time programmable memory)器件是通过场效应管的耦合电容分压来实现电子写入的新型存储器件。它的器件结构如图1所示，是两个P型MOS场效应管(PMOS)的串联，两个PMOS器件做在同一个N阱里，左边PMOS为PMOS选择管，所述PMOS选择管的栅作为栅电压输入端，所述PMOS选择管的栅为一多晶硅栅；右边的PMOS为PMOS浮栅管，在所述PMOS浮栅管的栅为一浮栅，所述浮栅用来存储电荷，所述PMOS浮栅管的栅不接任何电位。所述PMOS选择管的漏端和所述PMOS浮栅管的源端共用一个有源区，所述N型阱接一体端。当所述PMOS浮栅管漏端和体端加固定电压偏置，所述PMOS选择管源端加扫描电压时，所述PMOS浮栅管的栅与源之间的交叠电容会将一部分源漏之间的电压差耦合到所述PMOS浮栅管的栅上，从而控制所述浮栅PMOS沟道电流。

所述PMOS OTP器件需要通过编程来实现写入，从而区分所述PMOS OTP器件的存储状态。编程条件为所述PMOS选择管栅端和源端保持零电位，在体端输入一个电压脉冲信号，电压幅度为8V，脉冲时间为100微秒。通过该脉冲信号将沟道电子写入到所述PMOS浮栅管的浮栅中，使浮栅负电荷增加，从而降低了所述PMOS浮栅管的开启电压，能够加强所述PMOS浮栅管的栅耦合电压对所述PMOS浮栅管沟道电流的控制。如图2A所示，为PMOS OTP器件在编程前的输入曲线，其横坐标所示的栅电压为所述PMOS选择管的栅源电压差，纵坐标表示器件的沟道电流，不同曲线表示不同体端电压偏置条件下的电流情况，由于编程前所述PMOS浮栅管的浮栅中没有电子写入，浮栅下的沟道开启电压较高，所述PMOS浮栅管的栅耦合电压使得下面的沟道始终处在临界开启或亚开启状态，因此该沟道电阻是随着PMOS浮栅管的栅耦合电压的变化而变化的，同时如果体电位加正电压偏置，则流过沟道电流就很小。如图2B所示，为PMOS OTP器件在编程前的输入曲线，通过编程后，电子被写入到所述PMOS浮栅管的浮栅上，由于浮栅中负电荷增多，使得下面的沟道开启电压变小，这导致所述PMOS浮栅管的栅耦合电压对其沟道的控制情况会不同，此时浮栅器件工作在线形区，因此沟道电流变大。由此编程前后的沟道电流会完全不一样，从而达到信息存储功能。PMOS OTP器件有面积小，写入时间短等优点，但是它的器件特性同常规场效应管已经有很大的不同，普通场效应管SPICE模型已经无法再适用于描述该器件，因此有必要开发一种新型的等效电路模型来对其进行描述。

发明内容

本发明所要解决的技术问题是提供一种PMOS OTP器件的建模方法，能良好的描述PMOS OTP器件的电特性同时又具有物理意义。

为解决上述技术问题，本发明提供一种PMOS OTP器件的建模方法，所述PMOS OPT器件包含一个PMOS选择管和一个PMOS浮栅管，所述PMOS选择管和PMOS浮栅管串联起来并且制作在同一个N型阱中，以所述PMOS浮栅管作为存储单元，所述PMOS选择管的漏端和所述PMOS浮栅管的源端共用一个有源区，所述N型阱接一体端。工作时所述PMOS浮栅管的栅不接任何电位，通过所述PMOS浮栅管的源栅间的交叠电容而将加在源漏间的电压耦合到所述PMOS浮栅的栅中，从而控制所述PMOS浮栅管沟道电流。本发明的PMOS OTP器件的建模方法包括如下步骤：

步骤一、根据所述PMOS OTP器件的结构和工作原理建立一套等效电路，等效电路结构包括：一个PMOS选择管、一个PMOS浮栅管，所述PMOS选择管和PMOS浮栅管形成一个PMOS选择管的漏端和PMOS浮栅管的源端连接的串联结构；所述PMOS选择管和PMOS浮栅管的体电位串联，所述PMOS选择管的源端接源电压、栅接栅压；所述PMOS浮栅管的漏端接漏电压、并在漏端和所述体电位间接入一寄生二极管，所述PMOS浮栅管的栅接一电压控制电压源，以所述电压控制电压源模拟所述PMOS浮栅管的栅耦合电压，所述电压控制电压源的电压和所述PMOS选择管的栅源电压差成正比且比例系数固定；

步骤二、根据所述等效电路建立对应的SPICE宏模型，通过仿真和实际数据的拟合确定所述电压控制电压源的电压和所述PMOS选择管的栅源电压差成正比的比例系数，以及所述PMOS选择管、PMOS浮栅管、寄生二极管的模型参数。