[发明专利]使用ALPG测试仪进行DP SRAM测试的装置

说明书

技术领域

本发明涉及一种半导体器件的测试装置，尤其时一种使用ALPG测试仪进行DP SRAM测试的装置。

背景技术

DualPort SRAM(简称DP SRAM)器件要实现高速的数据读写操作，因此一般对于同一个存储空间会设置有两组地址系统，以便同时进行读写操作，提高存储器件的速度。对于DP SRAM的测试主要是验证能否通过DP SRAM的两组地址系统实现对每个存储单元高速的读写操作。由于DP SRAM测试的特殊性，需要同时对芯片的不同地址进行读写操作，对于常规的Memory测试仪使用ALPG算法产生测试向量，测试速度快。但是由于不能同时对不同地址进行操作，所以目前常规的测试方法是用logic pattern测试仪进行测试，测试向量相对Memory测试仪ALPG测试向量十分复杂，测试时间相对很长。

发明内容

本发明所要解决的技术问题是提供一种使用ALPG测试仪进行DP SRAM测试的装置，能够提高测试效率，节约测试时间。

为解决上述技术问题，本发明使用ALPG测试仪进行DP SRAM测试的装置的技术方案是，所述DP SRAM器件有两组独立的地址系统对应同一个存储空间，其特征在于，除最高位以外，所述两组独立的地址系统中其它对应的每个位都相互连接，两个最高位相互不连接，并且有效时的电平状态相反，所述两组独立的地址系统都连接至ALPG测试仪相应的端口上。

本发明避开了ALPG测试系统在测试DP SRAM时的系统限制，最大程度发挥ALPG测试系统在测试memory产品时的高效便利的特点，提高了测试效率，节省大量测试时间。

附图说明

下面结合附图和实施例对本发明作进一步详细的说明：

附图为DP SRAM器件的示意图。

具体实施方式

附图所示为DP SRAM管脚图，其有两组独立的地址系统AA、AB。假设每组地址有8根地址信号线，我们将AA，AB两组地址在探针卡端进行如下连接。

AA1——AB1连接；

AA2——AB2连接；

AA3——AB3连接；

AA4——AB4连接；

AA5——AB5连接；

AA6——AB6连接；

AA7——AB7连接；

AA8——AB8不连接。

假设DP SRAM一共有两组地址系统分别对应与A Port以及B Port，在Probe card端将AA1-AA7分别与AB1-AB7连接。AA8与AB8不连接测试仪分别控制。这种情况下，AA8与AB8设置不同的状态，保证可以在同时对不同的地址的进行读写操作。避免地址冲突的问题。一次操作一半地址，用于对Dual Port的基本功能测试，同时bitmap也可以正常使用。具体表现为对AA地址00000000-0111111时，AB地址为10000000-1111111。

本发明公开了一种使用ALPG测试仪进行DP SRAM测试的装置，所述DPSRAM器件有两组独立的地址系统对应同一个存储空间，除最高位以外，所述两组独立的地址系统中其它对应的每个位都相互连接，两个最高位相互不连接，并且有效时的电平状态相反，所述两组独立的地址系统都连接至ALPG测试仪相应的端口上。

所述DP SRAM器件的结构如附图所示，其中AA和AB为DP SRAM器件的两组地址系统的引脚。以8位地址为例，即图中m＝8，本发明中，将AA1～AA7分别与AB1～AB7相连接，即AA1连接AB1，AA2连接AB2等等。当AA8置“0”，AB8置“1”，这样，对于DP SRAM器件中的256个存储单元，前128个存储单元就通过AA地址系统进行访问，后128个存储单元就通过AB地址系统进行访问。相反，当AA8置“1”，AB8置“0”，这样，对于DP SRAM器件中的256个存储单元，前128个存储单元就通过AB地址系统进行访问，后128个存储单元就通过AA地址系统进行访问。从而保证在同时对不同的地址进行读写操作，避免地址冲突的问题。这样一次操作一半地址，用于对Dual Port的基本功能测试，同时bitmap也可以正常使用。

由于DP SRAM有两组地址，需要共享ALPG测试仪的一套地址，因此本发明在探针卡基板端将DP SRAM的两组地址AA、AB按上述方式进行互连，目的是在测试仪提供地址给AA的同时，AB组地址也能得到不同与AA组地址的测试向量，从而实现共享一套地址系统。在测试仪Loadboard端将DPSRAM的两组地址A、B按一定的方式进行互连，实现相同的目的。

综上所述，本发明避开了ALPG测试系统在测试DP SRAM时的系统限制，最大程度发挥ALPG测试系统在测试memory产品时的高效便利的特点，提高了测试效率，节省大量测试时间。