[发明专利]一种混晶材料的制备方法及用该材料制备的半导体器件无效
| 申请号: | 200910198914.2 | 申请日: | 2009-11-17 |
| 公开(公告)号: | CN102064097A | 公开(公告)日: | 2011-05-18 |
| 发明(设计)人: | 王曦;张苗;薛忠营 | 申请(专利权)人: | 中国科学院上海微系统与信息技术研究所;上海新傲科技股份有限公司 |
| 主分类号: | H01L21/20 | 分类号: | H01L21/20;H01L27/092;H01L29/04 |
| 代理公司: | 上海光华专利事务所 31219 | 代理人: | 李仪萍;余明伟 |
| 地址: | 200050 *** | 国省代码: | 上海;31 |
| 权利要求书: | 查看更多 | 说明书: | 查看更多 |
| 摘要: | |||
| 搜索关键词: | 一种 材料 制备 方法 半导体器件 | ||
1.一种混晶材料的制备方法,其特征在于,依次包括以下步骤:
1)制备绝缘体上硅,该绝缘体上硅包括支撑硅衬底层(10),位于支撑硅衬底层(10)上的埋氧层(11)以及位于埋氧层(11)上的顶层硅(12);
2)在所述顶层硅(12)上进行第一次图形化刻蚀,刻蚀至露出支撑衬底硅层(10),或者继续向下刻蚀,刻蚀掉支撑衬底硅层(10)的一个薄层,或者只刻蚀到露出埋氧层(11),或者刻蚀掉埋氧层(11)的一部分;
3)对埋氧层(11)进行选择性刻蚀,在顶层硅(12)和支撑衬底硅层(10)之间形成腔体(9),通过对刻蚀时间的控制,使得埋氧层(11)形成圆台或柱状结构,用于支撑顶层硅(12);
4)在步骤3)获得的结构上先沉积SiGe合金层(8);再沉积SiO2间隔层(7);
5)对位于支撑硅衬底层(10)上的间隔层(7)采用CVD的方法进行填充至顶层硅(12)上的间隔层(7),形成填充层(5);
6)对步骤5)得到的结构进行第二次图形化刻蚀,将第一次图形化刻蚀形成的窗口区中由外延形成的填充层(5)、间隔层(7)和SiGe合金层(8)刻蚀至露出支撑硅衬底层(10);
7)采用外延的方法,从步骤6)中露出的支撑硅衬底层(10)的上表面开始外延Si、Ge或者SiGe其中之一,直到外延至其上表面至少高于SiGe合金层8的上表面;
8)然后对步骤7)后形成的结构的上表面进行刻蚀或者化学机械抛光,最终得到混晶材料。
2.如权利要求1所述的一种混晶材料的制备方法,其特征在于:在所述步骤4)中沉积SiGe合金层(8)之后,沉积SiO2间隔层(7)之前,在该SiGe合金层上表面外延沉积一层单晶硅层。
3.如权利要求1所述的一种混晶材料的制备方法,其特征在于:所述步骤4)中的SiGe合金层(8)中Ge组分小于或等于20%。
4.如权利要求1所述的一种混晶材料的制备方法,其特征在于:所述步骤4)中间隔层(7)为SiO2层、Si3N4层或者两者的组合。
5.如权利要求1所述的一种混晶材料的制备方法,其特征在于:在步骤4)之后在800-1200摄氏度温度用含氧(O2)气体进行退火。
6.如权利要求1所述的一种混晶材料的制备方法,其特征在于:所述步骤7)中外延SiGe合金层时,采取Ge的组分逐步增加的方法。
7.如权利要求1所述的一种混晶材料的制备方法,其特征在于:所述步骤8)对步骤7)后形成的结构的上表面进行刻蚀或者化学机械抛光去除材料上表面的间隔层(7),得到SiGeOI/Si、SiGeOI/SiGe或SiGeOI/Ge共面的混晶材料。
8.如权利要求2所述的一种混晶材料的制备方法,其特征在于:所述步骤8)对步骤7)后形成的结构的上表面进行刻蚀或者化学机械抛光去除材料上表面的间隔层(7),得到应变sSOI/Si、应变sSOI/SiGe或者sSOI/Ge共面的混晶材料。
9.如权利要求1所述的一种混晶材料的制备方法,其特征在于:所述步骤8)对步骤7)后形成的结构的上表面进行刻蚀或者化学机械抛光去除材料上表面的间隔层(7)和顶层硅(12)上面的SiGe合金层(8),得到应变sSOI/Si、应变sSOI/SiGe或者sSOI/Ge共面的混晶材料。
10.一种采用权利要求1至9所述任意一项混晶材料的制备方法制备的半导体器件。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于中国科学院上海微系统与信息技术研究所;上海新傲科技股份有限公司,未经中国科学院上海微系统与信息技术研究所;上海新傲科技股份有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/200910198914.2/1.html,转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造





