[发明专利]钨栓塞的形成方法

说明书

技术领域

本发明涉及半导体技术领域，特别涉及一种钨栓塞的形成方法。

背景技术

随着半导体技术的发展，超大规模集成电路芯片的集成度已经高达几亿乃至几十亿个器件的规模，两层以上的多层金属互连技术广泛实用。目前，两个不同金属层之间的电连接，可以通过在两个金属层之间的介质层形成通孔并填充导电材料、形成栓塞(plug)结构而实现的。栓塞的形成质量对器件的性能影响很大，如果栓塞形成质量较差，会使得互连电阻增大，影响器件的性能。

随着工艺尺寸的不断减小，铜互连工艺得到广泛应用，但是铜的扩散会造成器件的“中毒效应”，因此，源、漏和栅区域的接触孔中填充的金属仍然选用钨。金属钨由于其优良的台阶覆盖率(step coverage)和填充性，成为栓塞的优选材料。

金属钨的填充方法一般为化学气相沉积(CVD)，沉积过程主要分为两步，首先金属钨在阻挡层上结晶(nucleation)，主要反应物为氟化钨(WE₆)和硅烷(SiH₄)，形成钨结晶层，钨结晶层有利于改善后续金属物的沉积过程；之后金属钨在所述钨结晶层上大量沉积，主要反应物为氟化钨和氢气(H₂)，直至填满整个接触孔开口。现有技术中阻挡层材料一般为氮化钛(TiN)，其形成方法为金属有机物化学气相沉积(MOCVD)，由于MOCVD过程使用有机化合物作为反应物，因此形成的阻挡层中往往含有杂质。而形成钨结晶层和填充金属钨的过程中反应温度较高，约为400℃左右，所述杂质受热后会产生逸出气体。如果所述逸出气体的产生会使得接触孔开口内部的压强偏高，阻碍反应气体进入所述接触孔开口，影响金属钨在接触孔开口内部的结晶过程，而接触孔开口的上部即靠近介质层表面的部分则基本不受影响。因此，金属钨在接触孔开口上部和介质层表面的结晶速率要大于在接触孔开口内部的结晶速率，而且相应形成的钨结晶层的表面特性也优于接触孔开口内部的钨结晶层，其晶粒更小，更适宜之后钨的大量沉积。随着填充过程的继续，如图1所示，由于所述接触孔开口上部的钨结晶层表面特性较好，金属钨的沉积速率相对较快，在整个接触孔开口完全填充之前，开口上部已经提前封口，导致形成的钨栓塞中出现空隙(void)缺陷，影响器件的可靠性。

在已经公开的申请号为200710171757.7的中国专利申请中公开了一种钨栓塞的形成方法，包括：在已形成有接触孔开口的硅晶片上，形成钛膜作为欧姆接触层；然后，在已形成接触孔及钛膜的层间绝缘层上，使用金属有机物化学气相沉积形成氮化钛膜阻挡层，用钛有机化合物作为形成TiN膜的前体材料，TiN膜的沉积速度是130～/15s；之后，使用化学气相沉积在所述接触孔开口中填充金属钨，主要反应物为氟化钨(WF₆)；最后，使用钨化学机械抛光(WCMP)或钨回刻(W etch back，WEB)除去多余的钨，形成钨栓塞。

上述专利申请中公开的技术方案通过控制TiN膜的沉积速度，使沉积在接触孔开口侧壁上的TiN膜的厚度较薄，也即接触孔侧壁上TiN膜中的杂质含量较少，在随后填充金属钨的过程中，杂质受热产生的逸出气体也相对较少，使得反应气体WF₆能够顺利进入接触孔开口，减少钨栓塞中空隙的形成。但在实际工艺中，上述方案需要严格控制工艺参数来控制TiN的沉积速度，增加了工艺的复杂度；而且上述方案并没有从根本上解决问题，TiN膜中的杂质受热产生的逸出气体仍然会影响金属钨的结晶和沉积过程，因此形成的钨栓塞中仍会形成空隙缺陷。随着工艺水平的不断提高，特别是进入65nm工艺以后，所述空隙缺陷会严重影响器件的可靠性。

现有技术还公开了一种方案，包括在形成TiN阻挡层之后、填充金属钨之前，使用等离子体处理对所述TiN阻挡层进行修复，一方面可以减少所述TiN阻挡层中的杂质，另一方面可以改善所述TiN阻挡层的表面特性，有利于金属钨在所述TiN阻挡层表面的结晶，有助于形成较均匀的钨结晶层从而保证钨的沉积速率比较一致。但是，在实际工艺中，由于等离子体处理具有方向性，所述接触孔开口上部的处理效果要明显优于内部侧壁和底部。如图2所示，对于经过等离子体处理的TiN阻挡层，金属钨在其上的结晶过程比未经过等离子处理要早约1s左右。因此，金属钨在所述接触孔开口上部会优先结晶，形成的钨结晶层的厚度较厚，而且其表面特性较好、晶粒较小，从而造成后续沉积过程中金属钨在开口上部的沉积速率较高，使得在整个接触孔开口完全填充之前，开口上部已经提前封口，导致形成的钨栓塞中出现空隙缺陷，影响器件的可靠性。

发明内容