[发明专利]改善半导体器件结深特性的方法

说明书

技术领域

本发明涉及半导体制造技术，特别涉及一种改善半导体器件结深特性的方法。

背景技术

随着电子设备的广泛应用，半导体的制造工艺得到了飞速的发展，半导体器件的特征尺寸越来越小，半导体器件中的器件层制造变得越来越重要。这里的半导体器件的器件层指的是在半导体衬底上进行源极、漏极及栅极的制造。其中，半导体器件的器件层中的阈值电压(VT)节深特性成为了影响最终得到的半导体器件的器件层性能的关键因素。VT结深的区域在半导体器件的源极和漏极之间，靠近半导体衬底表面的区域，VT结深特性指的是VT结深度，其可以影响得到的半导体器件的反向结深及增大漏电流。随着半导体器件的特征尺寸减小，VT结深也需要变得越来越浅，以避免对源漏极之间的短沟道产生诸如漏极感应势垒降低(DIBL)和源漏极穿通的影响。

图1a～1f所示为现有技术半导体器件的器件层制造的剖面结构图。现有技术半导体器件的器件层制造过程包括以下步骤：

步骤一，在半导体器件衬底101上进行双阱工艺，定义CMOS的有源区，如图1a所示，在半导体器件衬底101上形成阱100。

在本步骤中，双阱包括一个N阱和一个P阱，通常采用倒掺杂阱技术进行，也就是在半导体器件衬底101中定义的N阱区域注入磷等掺杂杂质，后续形成P型互补金属氧化物半导体(PMOS)，在定义的P阱区域注入硼等掺杂杂质，后续形成N型互补金属氧化物半导体(NMOS)。

在本步骤中，随着半导体器件的特征尺寸减小，源漏极之间的短沟道越来越窄，为了明确定义短沟道，所以在步骤一之前，还包括以下两个步骤：

1)在半导体器件衬底101上进行阈值电压离子注入过程，定义结深；

一般地，对于NMOS，离子注入的为硼，能量为25～6千电子伏特，注入的剂量为6E12～1.5E13离子/每平方厘米；对于PMOS，离子注入的为磷；

该步骤采用光刻工艺在涂覆半导体器件衬底101上的光刻胶层上留出要离子注入的窗口，以该光刻胶层为掩膜，进行离子注入，使得后续制造的结不会深过该定义的结深；

2)在半导体器件衬底101上进行沟道离子注入过程，为了在半导体器件衬底101上定义沟道；

一般地，对于NMOS，离子注入的为硼，能量为150～80千电子伏特，注入的剂量为3E12～1.2E13离子/每平方厘米；对于PMOS，离子注入的为磷。

步骤二，在半导体器件衬底101上进行浅槽隔离(STI)工艺，隔离CMOS的有源区，即在P阱100中进行隔离以及隔离P阱和N阱，如图1b所示，在半导体器件衬底100中形成STI102。

在本步骤中，形成STI102的过程为：先在半导体器件衬底101依次沉积隔离氧化层和氮化物层，采用曝光显影工艺在氮化物层上涂覆的光刻胶层定义出STI图形，将具有STI图形的光刻胶层作为掩膜依次刻蚀氮化硅层、隔离氧化层以及半导体器件衬底101得到STI槽，然后对STI槽进行氧化物填充后，进行氮化物层和隔离氧化物层的抛光处理，在半导体器件衬底101中得到STI102。

步骤三，参见图1c，在半导体器件衬底101的表面和STI102的表面依次沉栅氧化层和多晶硅层后，采用离子注入方法10对多晶硅层进行预掺杂。

在本步骤中，对于NMOMS来说，掺杂的杂质为磷，目的是为了使得最终制造的半导体器件的栅极导电，对于PMOS来说，掺杂的杂质为硼。

步骤四，采用光刻工艺得到栅极103后，对栅极103和半导体衬底101的表面进行再次氧化，形成再氧化层，在图中没有体现。

在本步骤中，采用光刻工艺得到栅极103的过程为：涂覆光刻胶层后通过具有栅极图形的光罩对其曝光显影，在光刻胶层形成栅极图形，然后以具有栅极图形的光刻胶层为掩膜，依次刻蚀多晶硅层和栅氧化层，形成栅极103；

在本步骤中，形成再氧化层的过程为：采用化学气相沉积(CVD)方法沉积得到氧化层，在栅极203表面及半导体器件衬底101的表面上得到再氧化层，该再氧化层的作用是为了修补在形成栅极103过程中对半导体器件衬底101表面的损伤。

步骤五，在再次氧化的栅极103上形成偏移侧墙后，以离子注入20方法对半导体器件衬底101的阱进行轻掺杂，参见图1d。

在图中，省略了偏移侧墙，侧墙一般采用氮化物构成，偏移侧墙的形成是为了在轻掺杂工艺中防止NMOS短沟道长度的减小而增加的源漏间电荷穿通的可能性。

在图中，可以看出，经过轻掺杂后，在半导体器件的衬底101靠近表面的地方形成了浅结，浅结之间的区域称为短沟道。