[发明专利]一种数字后台校准电路

说明书

技术领域

本发明涉及一种微电子技术领域的校准电路，尤其涉及一种数字后台校准电路。

背景技术

传统结构的流水线模数转换器的基本思想就是把总体要求的转换精度平均分配到每一级，然后把每一级的转换结果合并则成为最终的转换结果。如图1为传统流水线模数转换器的基本结构。流水线模数转换器主要包括采样保持电路11、n级流水线模块13、时间对齐和校正电路15。除最后一级为全并行结构外，流水线每一级的结构相同，均由内部采样保持电路131、低分辨率的子模数转换器133、子数模转换器135、余量增益电路137组成，如图1中第2级流水线子模块结构。

由于工艺偏差以及环境温度变化，采样电容之间会有一定程度的相对偏差，运放的增益也不可能做到无穷即运放增益的有限性，这些非理想因素在每一级流水线模块里都存在。特别是前两级模块对整个模数转换器的性能影响最大，所以一般需要在前两级模块进行实时校准，才能提高整个模数转换器转换性能。

模数转换器是将模拟信号转化成数字信号的器件。它是连接模拟信号和数字处理电路的桥梁，兼顾高速、高精度特点等的流水线模数转换器则被广泛应用于信号处理系统中。但由工艺偏差问题导致的电容失配、以及运放增益的有限性等非理想因素直接影响到模数转换器的性能。如果不经过校准，模数转换器的性能被限制在8～11位的精度。因此校准技术是高速、高精度流水线模数转换器必不可少的组成部分。针对不同领域，校准技术分为模拟校准技术和数字校准技术。根据是否阻断正常输出又分为前台校准技术和后台校准技术。数字后台校准由于能随着工艺尺寸缩减比例(scaling-down)、灵活性好、集成度高，且不中断正常的转换过程，已成为目前主流的校准技术。

发明内容

本发明所要解决的技术问题在于提供一种能克服传统模数转换器电容失配和运放增益有限性等非理性因素影响的数字后台校准电路。

本发明提供一种数字后台校准电路，用于高速、高精度流水线模数转换器，它包含伪随机数产生器、加入校准功能的流水线级以及数字后台校准引擎。其中，伪随机数产生器，用于产生随机信号；加入校准功能的流水线级，用于依据随机信号对输入信号进行量化和放大，产生本级量化及含转换误差的量化余量；数字后台校准引擎，用于运算含转换误差的量化余量而提取误差值，用误差值修正本级量化结果并叠加量化余量，输出补偿误差的校准值。

在传统的流水线型模数转换器结构的基础上，本发明的电路修改了第一、二级流水线级电路以实现随机信号的注入，并利用数字后台校准引擎对随机信号进行相关以实现误差信息的实时提取和补偿，从而解决传统流水线型模数转换器电容失配、运放增益有限性等非理性因素对模数转换器转换精度的影响。采用本发明技术能够降低模拟电路的设计难度并保证系统的性能，同时由于算法简单，实现的复杂度低，从而可以有效地减少芯片面积、降低系统功耗，尤其适用于高速系统的运用。

附图说明

图1为传统流水线模数转换器结构图；

图2为本发明加入校准电路后的流水线模数转换器结构图；

图3为传统2.5比特开关电容式流水线级电路图；

图4为本发明加入校准单元的2.5比特开关电容式流水线级电路图；

图5为2.5比特开关电容式流水线级传输曲线；

图6为本发明第一级校准电路原理图；

图7为本发明伪随机序列产生电路。

具体实施方式

下面结合附图对本发明数字后台校准电路进行详细说明。

传统结构的流水线模数转换器的基本思想就是把总体要求的转换精度平均分配到每一级，每一级的转换结果合并成为最终的转换结果，图1为其基本结构。从图1中可以看出，流水线模数转换器主要包括采样保持电路、n级流水线级模块、时间对齐和校正电路。除最后一级为全并行结构外，流水线每一级的结构相同，它由内部采样保持电路、低分辨率的子模数转换器、子数模转换器、余量增益电路组成。

图2为加入校准电路后总的结构图。该结构比传统型多了一个伪随机序列产生器PRG和两级数字后台校准引擎电路Cali1、Cali2。其中PRG模块为第1、2级流水线级模块提供四组随机序列。以提供给第1级流水线级的两组随机序列为例，其中第1组随机序列用于误差提取，第2组随机序列为8个采样电容进行乱序，这样每个采样电容都能监控到。Cali1、Cali2实现数字后台校准功能，以Cali1为例，它由8个累加器组成，分别对流水线级模块的8个采样电容进行监控，累加周期完成之后就将得到的误差值反馈给数字输出端替代掉原先的理想值或上一个周期得到的误差值，从而实现实时校准功能。