[发明专利]一种总线外扩抗干扰加密的方法

说明书

技术领域

本发明涉及一种总线外扩抗干扰加密的方法。

背景技术

在CPU或MCU等系统具备并行总线的情况下，通常是利用并行总线扩展槽实现功能插件的扩展应用，而在电力终端产品中，对于任何CPU系统设计，数据/地址并行总线的应用已非常广泛，在板内的短距离传输中，这种应用方式不仅传输速度快、效率高，而且不易出错。但由于并行总线的速度高，抗干扰能力弱，目前对于其应用往往局限于单板设计，对于在整机的多插件的应用上还不是很成熟存在很多技术难点。

发明内容

本发明所要解决的技术问题是克服现有技术的不足，提供一种总线外扩抗干扰加密的方法，该方法实现了总线数据实时传输中的高准确性和高抗干扰性，解决了上述设计难点。

本发明所采用的技术方案是：本发明中所述方法是对所要控制的各个功能插件在总线数据实时传输过程中进行加密，包括以下步骤：

(1)在中央CPU内对总线数据分为以下四个区域，

控制使能区：对应于所控的功能插件硬件总使能指令，其中包含的编码应与功能插件功能及编号对应；

指令有效区：作为中央CPU指令使能密码，表示该条控制指令是由中央CPU有效给出；

控制区：由中央CPU根据控制需要具体配置一段编码，其中的每个编码分别对应于被控功能插件的具体动作命令；

控制校验区：由中央CPU根据上述控制区的数据进行按位反码置位进行校验；

(2)选择所要操作的功能插件，根据它对控制使能区进行赋值，确定与所述功能插件相对应的操作命令；

(3)根据上述操作命令对控制区进行赋值，确立具体的动作命令；

(4)根据上述具体动作命令的相应数据，按位取反并赋给控制体验区；

(5)填写指令有效区，用于上述具体动作命令的操作密码；

(6)将上述区域数据合并为一条总线数据并写入相应操作地址，完成一次控制指令的下发。

所述总线为16位数据总线，其中编码Bit15～Bit12为控制使能区，编码Bit11～Bit8为指令有效区，编码Bit7～Bit4为控制区，编码Bit3～Bit0为控制校验区。

进一步，在中央CPU向功能插件下发控制指令前，先下发总线使能有效指令并持续时间Δt，在时间Δt内功能插件如果接收到符合总线加密的控制指令则控出，若超时Δt则该功能插件拒绝接收总线控制指令。

所述持续时间Δt为0.1ms，也可以根据总线速度进行设定。

进一步功能插件通过总线译码器接收总线控制指令后，对数据按照分区分位校验核实，当数据全部符合逻辑定义后方可执行本次操作，否则取消中央CPU的控制指令。

本发明的有益效果是：由于本发明在中央CPU内对总线数据分为以下四个区域：控制使能区、指令有效区、控制区和控制校验区，在空间上对数据进行了加密，提高了抗干扰性，为系统设计提供了更高速、高可靠的设计方案，开拓了一种并行总线应用的新方式，可以应用于电力系统、工业控制、电力电子、航空航天等领域；另外还可在中央CPU向功能插件下发控制指令前，先下发总线使能有效指令并持续时间Δt，在时间Δt内功能插件如果接收到符合总线加密的控制指令则控出，若超时Δt则该功能插件拒绝接收总线控制指令，这样在上述空间加密的基础上采用分时双重指令校验模式来实现总线加密，进一步提高了可靠性。

附图说明

图1是本发明实施例一的操作时序流程图；

图2是本发明实施例二中的指令有效操作时序图；

图3是本发明实施例二中解密时校核逻辑图。

具体实施方式

实施例一：

下面将对本发明进行具体阐述，首先将数据总线按区域进行划分，并具体定义各分区功能，本案以16位总线为例进行说明。将16位并行总线数据分为四个区：控制使能区、指令有效区、控制区和控制校验区(也称“总线按位分区加密法”)。16位数据总线分区如下表所示：

其中，控制使能区：可设定编码Bit15～Bit12为0101，对应于所控的功能插件硬件总使能指令，编码应与功能插件功能及编号对应。

指令有效区：可固定编码Bit11～Bit8为0101，作为中央CPU指令使能密码，表示该条控制指令是由CPU有效给出。

控制区：可由中央CPU根据控制需要具体配置Bit7～Bit4位，其4位编码可分别对应于被控插件的具体动作命令。

控制校验区：由中央CPU根据控制区数据进行按位反码置位或其他校验方式，防止因干扰引起的“窜位”误动。

具体操作过程如下(图1)：