[发明专利]刚挠结合型印刷电路(IC)封装载板及其制造方法

说明书

技术领域

本发明涉及印刷电路板封装基板领域，特别涉及一种刚挠结合型印刷电路(IC)封装载板 及其制造方法。

背景技术

近年来，折叠式的移动电话上使用刚挠多层电路板。现有技术的刚挠多层电路板是通过 预浸树脂(PP片)活粘接片等，将聚酰亚胺树脂薄膜或聚酯树脂薄膜等弯曲性能优异的基材 上形成电路而成的挠性基板热压接合于在玻璃环氧树脂、玻璃聚酰亚胺树脂等硬质基材上形 成电路而成的刚性基板之间，然后，经过开孔，电镀、涂敷抗蚀剂，蚀刻等工序来制造。

现有技术当中采用聚酰亚胺作为中间绝缘体，并且采用环氧树脂作为支撑，以使得产品 具有一定的硬度，却使得现有技术中生产出来得具有多层得刚挠电路板得厚度在800微米以 上，而且现有技术所采用的玻璃环氧树脂的厚度不均匀，使得需要依靠控制产品厚度均匀性 来保证盲孔钻孔精度难以实现，从而影响产品性能及良率。在现有的制造工艺中，通常采用 紫外激光钻孔技术，由于采用紫外激光钻孔技术时，会造成多层刚挠电路板中形成不必要的 噪音(即钻孔的时候会影响到其它层的线路)从而会造成线路层与层之间的短路或断路，导 致产品的报废，影响到生产效率。

发明内容

本发明所要解决的技术问题是：针对现有技术所生产出的产品厚度较厚的问题，本发明 可以提供具有较之现有技术具有更薄厚度的刚挠多层IC封装基板，从而达到生产更薄芯片载 板，以满足消费者对于手机等相关电子产品轻、薄化的要求。

本发明还能解决由于需要依靠控制产品厚度均匀性来保证盲孔钻孔精度给生产工艺上带 来的低效率和产品良率。

本发明的一种多层刚挠结合型印刷电路(IC)封装载板，采用高Tg的不流动PP片与纯 铜箔材料作为基材，其特征在于：该载板最小线宽和最小线距都为30微米，并且载板上相邻 的两条手指每一条手指的中心点彼此之间的距离(pitch)为60微米。

本发明所述的封装载板，该载板为4层，并且载板的厚度≤240微米，同时载板的厚度 公差控制在±5微米，并且厚度为240微米的四阶刚挠载板1-3层和1-4层的盲埋钻孔良 率提升30％以上。

本发明的一种多层刚挠结合型印刷电路(IC)封装载板的制造方法，采取了高Tg的不流 动PP片与纯铜箔材料作为基材，采用自动对位与平行曝光技术和金线绑定表面处理技术，并 且采用紫外与CO₂激光相结合的方法通过铜箔蚀刻让位技术，不依靠控制载板厚度均匀性来 保证盲孔钻孔精度，使得载板最小线宽和最小线距都为30微米，并且载板上相邻的两条线路 每一条线路的中心点彼此之间的距离(pitch)为60微米。

本发明所述的封装载板的制造方法，该载板为4层，并且载板的厚度≤240微米，同时 载板的厚度公差控制在±5微米。厚度为240微米的四阶刚挠载板1～3层和1～4层的盲埋 钻孔良率提升30％以上。

本发明所制造出来的刚挠结合型印刷电路(IC)封装载板及其制造方法，通过合理布置的 线宽、线距使得产品具有较薄的厚度，此外在生产工艺中，对于噪音的控制以及产品良率的 的要求大大提高。

附图说明

图1：是适用于本发明所述的高Tg四阶盲埋刚挠结合型印刷电路(IC)封装载板的截面示 意图；

图2：是适用于本发明所述的刚挠结合型印刷电路(IC)封装载板的描述盲埋孔位置的截面 示意图；

图3：是适用于本发明所述的刚挠结合型印刷电路(IC)封装载板的Pitch位置关系示意图；

图4：是适用于本发明所述的刚挠结合型印刷电路(IC)封装载板的产品内部结构图。

具体实施方式

本发明涉及一种刚挠结合型印刷电路(IC)封装载板及其制造方法，为了提高多层印刷电 路封装载板的产品质量和产品性能，本发明采取了高Tg的不流动PP片与纯铜箔材料，采用 Wire bonding表面处理技术和自动对位与平行曝光技术，使得载板最小线宽/线距达到30微米 /30微米，pitch达到60微米，其中4层刚挠载板的厚度≤240微米，并且厚度公差控制在±5 微米。本发明采用了紫外与CO₂激光相结合的方法以及铜箔蚀刻让位技术，有效地避免了需 要依靠控制产品厚度均匀性来保证盲孔钻孔精度，使厚度为240微米的四阶刚挠载板产品1 -3层和1-4层盲埋钻孔良率提升30％以上。