[发明专利]具有增加的沟道面积的半导体器件及其制造方法

说明书

本申请是2007年3月27日提交的标题为“具有增加的沟道面积的 半导体器件及其制造方法”的中国专利申请第200710086976.5号的分案 申请。

相关申请交叉引用

本发明要求已分别于2006年03月31日和2006年12月08日提交 的韩国专利申请第10-2006-0029870号及第10-2006-0124736号案件的优 先权，全文并入以供参考。

技术领域

本发明涉及半导体器件，更具体涉及具有增加的沟道(channel)面 积的半导体器件及其制造方法。

背景技术

一般对于半导体器件而言，由于微型化已降低了设计规则，因此沟 道区域中的硼浓度增加，这造成电场增加。这种情形在动态随机存取存 储器(DRAM)单元和平面型N-沟道金属-氧化物半导体场效应晶体管 (NMOSFET)中特别明显。因此，经常难以获得可接受的刷新(refresh)时 间。

由于半导体器件(例如DRAM)大规模集成的缘故，特征尺寸趋 于减少，同时掺杂浓度趋于增加。这种增加导致半导体器件的电场 增加，然而电场的增加还使结漏电增加。

此外，由于沟道长度与宽度常受到限制，因此日益增加地应用 沟道掺杂以满足所需技术特征。结果，电子迁移率很可能降低，这 种迁移率的下降使得难以获得所需通过沟道的电流流量。

图1A是具有传统平面式NMOSFET的半导体器件的上视图， 图1B示出图1A所示的半导体器件中沿A-A’剖开的平面的剖面图。 浅沟槽隔离(STI)过程在衬底11的区域上执行以形成隔离结构12(例 如，场氧化物层)，栅极氧化物层13形成在由隔离结构12所限定的 衬底11的有源区域11A上。平面型栅极PG形成在栅极氧化物层 13上，其中每一个平面型栅极PG包括栅极电极14和栅极硬掩模 15，二者依照此一顺序相互堆叠。在有源区域11A中，N-型源极和 漏极区域S与D形成在每一个平面型栅极PG的两侧上。

如前所述，由于平面型栅极PG形成在衬底11的有源区域11A 的平坦表面上，因此它们常被称为具有平面沟道的NMOSFET。然 而，由于大规模集成的缘故，平面型晶体管结构常常难以获得所需 的沟道长度与宽度，因此，可能不能阻止短(或窄)沟道效应。

凹陷沟道阵列晶体管(RCAT)或FinFET被建议用来克服上述限 制。虽然这些建议的晶体管结构能够通过使用有源区域的三个表面 来增加沟道面积，但是这些结构可能因为高度集成而不足以使沟道 面积增加至某一程度。

发明内容

本发明的特定实施方案提供一种能够最大化沟道面积的半导体 器件及其制造方法。

根据本发明的一方面，提供一种半导体器件，其包括：三维有源 区域，其包括顶表面、两侧表面及底表面；栅极绝缘层，其形成在所 述有源区域的顶表面、两侧表面及底表面上；和栅电极，其形成在围 绕所述有源区域的栅极绝缘层上。

根据本发明的另一方面，提供一种半导体器件的制造方法，包 括：在衬底中形成沟槽，所述沟槽限定衬底的有源区域；蚀刻沟槽下 方的衬底，以形成在一方向上连接沟槽并且提供支撑有源区域的柱 状物的第一凹陷；形成同时填充第一凹陷和沟槽的隔离结构；蚀刻 衬底和隔离结构的一部份，以形成暴露出有源区域的顶表面、两侧 表面和底表面的第二凹陷；在所暴露的有源区域的顶表面、两侧表面 及底表面上形成栅极绝缘层；和在栅极绝缘层上形成栅电极以环绕 有源区域。

在一个实施方案中，一种制造半导体器件的方法包括：在衬底 上形成有源区域，所述有源区域具有限定第一、第二、第三和第四 沟道的第一、第二、第三和第四表面。围绕有源区域形成栅极绝缘 层以隔离所述第一、第二、第三和第四表面。围绕栅极绝缘层和有 源区域的第一、第二、第三和第四表面形成栅电极。所述栅电极用 来控制在第一、第二、第三和第四沟道中流动的电流。连接有源区 域的第一、第二、第三和第四表面以限定基本为多边形的结构。该 多边形的转角可以是圆形的。

项目1.一种半导体器件，包括：有源区域，其限定至少四个表面，该 四个表面包括第一、第二、第三和第四表面；栅极绝缘层，其包围所述有 源区域的四个表面而形成；和栅电极，其形成为包围所述栅极绝缘层和所 述有源区域的四个表面的环形，其中所述有源区域由在所述栅电极之间支 撑所述有源区域的柱状物所支撑。