[发明专利]存储模块以及存储用辅助模块

说明书

技术领域

本发明涉及一种存储模块(memory module)以及存储用辅 助模块。

背景技术

以往，普及一种如下的存储模块：将多个半导体存储芯片 安装到基板上并进行配线，并设置了用于连接到计算机上的连 接端子。作为该存储模块所具备的存储器而存在 SDRAM(Synchronous Dynamic Random Access Memory：同步动 态随机存取存储器)。并且，在SDRAM中，内部被分割为多个 存储体(bank)，各存储体能够分别独立进行动作。在该SDRAM 中，根据从计算机所具备的存储控制器输出的存储体地址(bank address)、行地址(row address)、列地址(column address)来确定 成为访问对象的存储单元(memory cell)。此外，存储体地址通 过存储体地址用信号线被输入到SDRAM，行地址以及列地址通 过共用信号线被输入到SDRAM。另外，行地址以及列地址按照 行地址、列地址的顺序而分两次输入到SDRAM。

另外，伴随着存储模块中的存储器的大容量化，存储单元 的数量增加，因此用于确定成为访问对象的存储单元的存储体 地址的位数、行地址的位数、列地址的位数发生变化。例如， 如果存储体的数量成为两倍，则存储体地址的位数增加1位。因 此，在将具备大容量的存储器的存储模块连接到具备与该存储 模块不对应的存储控制器的计算机的情况下，即，在存储控制 器所输出的各地址的位数与用于确定成为访问对象的存储单元 的各地址的位数不匹配的情况下，存在计算机(存储控制器)只 能访问存储模块的一部分存储单元这种问题。

因此，提出了一种如下技术：在存储模块中，即使在从存 储控制器输出的各地址的位数分别与用于确定成为访问对象的 存储单元的各地址的位数不匹配的情况下也能够访问存储模块 的所有存储单元(例如，参照以下专利文献1、2)。

专利文献1：日本特开2005-62914号公报

专利文献2：日本特开2004-94785号公报

发明内容

发明要解决的问题

但是，即使在上述专利文献所记载的技术中，也存在无法 使存储模块正常动作的情况。

本发明是为了解决上述问题而完成的，其目的在于，在存 储模块中即使在从存储控制器输出的存储体地址的位数、行地 址的位数、列地址的位数分别与用于确定成为访问对象的存储 单元的存储体地址的位数、行地址的位数、列地址的位数不匹 配的情况下也能够访问存储模块的所有存储单元，并且能够使 存储模块正常进行动作。

用于解决问题的方案

为了解决上述问题的至少一部分，能够将本发明实现为以 下方式或者应用例。

[应用例1]一种存储模块，具备：存储器，其具有多个存储 体，该存储体具备以矩阵状排列的多个存储单元，该存储器根 据从存储控制器输入的规定位数的存储体地址、规定位数的行 地址、规定位数的列地址，来确定成为访问对象的存储单元； 地址生成电路，其在从上述存储控制器输出的存储体地址的位 数、行地址的位数、列地址的位数的总和与用于确定成为上述 访问对象的存储单元的存储体地址的位数、行地址的位数、列 地址的位数的总和相等，并且，从上述存储控制器输出的行地 址的位数比用于确定成为上述访问对象的存储单元的行地址的 位数多1位，并且，从上述存储控制器输出的存储体地址的位数 比用于确定成为上述访问对象的存储单元的存储体地址的位数 少1位时，能够使用从上述存储控制器输出的行地址的最高位来 生成用于确定成为上述访问对象的存储单元的存储体地址的最 高位，并输出到上述存储器；动作模式检测部，其检测从上述 存储控制器访问上述存储器的动作模式是第一动作模式还是第 二动作模式；以及控制部，其根据由上述动作模式检测部检测 出的动作模式，控制上述地址生成电路。