[发明专利]数字锁相环电路及其方法

说明书

技术领域

本发明涉及锁相环电路，特别涉及一种提供这种电路相位延迟的装置。

背景技术

锁相环电路经常用于各种应用中。图1显示传统的模拟锁相环电路100。该电压控制振荡器的输出频率f_VCO经由分频器112分频以得到该经分频的电压控制振荡器频率f_VCO/N。基于触发器的相位频率检测器104比较参考频率时钟f_ref和该分频的电压控制振荡器频率f_VCO/N以传送充电信号及放电信号以调整该模拟电荷泵106。该电荷泵106根据该相位频率检测器104的比较结果调整该控制电压的上升及下降。该电荷泵106的输出电压经由模拟滤波器108滤波并传送至该电压控制振荡器110以调整该电压控制振荡器频率。

传统模拟锁相环电路的功能

在图1所示的传统模拟锁相环电路100中，基于触发器的相位频率检测器104比较该参考频率时钟f_ref和该分频的电压控制振荡器频率f_VCO/N，以调整该模拟电荷泵106以调整该电压控制振荡器频率。

图2显示以该传统模拟锁相环电路100调整振荡频率稍低的电压控制振荡器。若该电压控制振荡器频率低于预期，该电压控制振荡器频率f_VCO/N会较该参考频率时钟f_ref晚抵达。该相位频率检测器104即传送较长的充电信号和另一较短的放电信号至该模拟电荷泵106。据此，净正电荷会由该电荷泵106传递至该模拟滤波器108而造成该电压控制振荡器110的控制电压上升，而较高的控制电压则可提升该电压控制振荡器110的频率。

然而，随着进入深亚微米的时代，元件尺寸也越来越小，传统的模拟设计即存在许多问题。例如，相对较大的回路模拟滤波器及更低的供应电源余裕空间(headroom)。克服上述问题的手段通常会造成其他问题，如以下所述。

1.解决模拟锁相环电路的大尺寸回路滤波器。

a.提供大尺寸的内置被动式回路滤波器。然而这种滤波器占据了硬件绝大部分的面积，且在应用于深亚微米工艺技术时会因该锁相环电路100尺寸的考量而造成问题。

b.提供内置主动式回路滤波器。然而这种滤波器的耗电量大且会制造大量的噪声。

c.在晶片外提供大尺寸的内置被动式回路滤波器。然而这种滤波器的整合层级较低，且会在封装接口上产生干扰噪声。

2.低供应电源余裕空间。

a.当使用上述的拓朴结构在小尺寸的工艺技术，可调整的范围、噪声及线性化等表现皆会因该模拟电荷泵的低供应电源余裕空间而降低。

b.另一种解决手段是使用额外电路以更正该电荷泵的可调整的范围、噪声及线性化等问题。然而使用这种额外电路会增加电路面积、耗电量及设计的复杂度，且这种额外电路也会产生额外的噪声及非线性现象。

据此，可利用数字锁相环电路以解决上述问题。图3显示传统数字锁相环电路200企图解决上述关于模拟锁相环电路问题的实施例。

图3所示的传统数字锁相环电路200利用时间至数字转换器(time-to-digital converter)205取代该模拟电荷泵，以使其他元件得以数字方式实现。该数字锁相环电路200并不需要分频器。该数字控制振荡器的高频输出信号直接传送至该时间至数字转换器205以形成反馈路径。

该数字锁相环电路200包含下列所述的许多问题。

1.该时间至数字转换器的分辨率差(反向器的延迟时间)而限制了相位噪声及颤动的表现。

2.该时间至数字转换器有限的长度限制了该锁相环电路的锁定范围。

3.该过采样设计的耗电量大，且限制了该数字控制振荡器210的操作频率(锁相环电路的输出频率)。

据此，需要一种系统和方法以解决上述的问题。

该系统和方法应避免使用会占据大部分硬件面积的模拟元件。在新深亚微米的工艺技术中，模拟元件的尺寸不会如数字元件般缩小。所述无法缩小尺寸的模拟元件在新工艺中将增加晶片的成本。例如，该模拟电荷泵和回路滤波器即占据了传统锁相环电路的大部分面积。

深亚微米的工艺技术的低电源供应电压压缩了晶片的余裕空间。该低余裕空间降低了模拟元件的效能。传统模拟锁相环电路中的相位频率检测器和高压模拟电荷泵间的接口也存在电压转换的问题，其会造成线性化降低及噪声。据此，应避免模拟元件和数字元件间的接口转换造成的效能下降效应。