[发明专利]记忆胞及其制造方法以及记忆体结构

说明书

技术领域

本发明涉及一种记忆胞及其制造方法以及记忆体结构，特别是涉及一 种可以减少击穿(punch-through)现象的发生以及具有较佳的沟道升压能 力(channel boosting capability)的记忆胞及其制造方法以及记忆体结 构。

背景技术

记忆体，顾名思义便是用以储存资料或数据的半导体元件。当电脑微 处理器的功能越来越强，软件所进行的程序与运算越来越庞大时，记忆体 的需求也就越来越高，为了制造容量大且便宜的记忆体以满足这种需求的 趋势，制作记忆体元件的技术与制造工艺，已成为半导体科技持续往高集 成度挑战的驱动力。

在各种记忆体产品中，具有可进行多次资料的存入、读取或擦除等动 作且存入的资料在断电后也不会消失的优点的非挥发性记忆体，已成为个 人电脑和电子设备所广泛采用的一种记忆体元件。快闪记忆体(flash memory)即为一种被广泛使用的非挥发性记忆体。

随着元件尺寸的缩小，快闪记忆体中的位线击穿现象也变得越来越严 重。此外，在快闪记忆体的操作过程中，写入抑制(program inhibit)的自 升压(self-boosting)也会遭遇到漏电流(leakage current)的问题，例如 结(junction)漏电流以及栅极诱发漏极漏电流(gate induce drain leakage，GIDL)，且因此导致升压失败。

由此可见，上述现有的记忆胞及其制造方法以及记忆体结构在产品结 构、制造方法与使用上，显然仍存在有不便与缺陷，而亟待加以进一步改进。 为了解决上述存在的问题，相关厂商莫不费尽心思来谋求解决之道，如何减 少位线击穿现象的发生以及具有较佳的升压能力已成为目前快闪记忆体发 展中的一个重要课题，但长久以来一直未见适用的设计被发展完成，而一般 产品及方法又没有适切的结构及方法能够解决上述问题，此显然是相关业 者急欲解决的问题。因此如何能创设一种新的记忆胞及其制造方法以及记 忆体结构，实属当前重要研发课题之一，亦成为当前业界极需改进的目标。

发明内容

本发明的目的在于，克服现有的记忆胞存在的缺陷，而提供一种新的 记忆胞，所要解决的技术问题是使其可以减少击穿现象的发生，非常适于 实用。

本发明的另一目的在于，克服现有的记忆胞的制造方法存在的缺陷，而 提供一种新的记忆胞的制造方法，所要解决的技术问题是使其可以增加记 忆胞的有效沟道长度，从而更加适于实用。

本发明的再一目的在于，克服现有的记忆体结构存在的缺陷，而提供 一种新的记忆体结构，所要解决的技术问题是使其具有较佳的沟道升压能 力，从而更加适于实用。

本发明的目的及解决其技术问题是采用以下技术方案来实现的。依据 本发明提出的一种记忆胞，其包括基底、绝缘层、栅极、电荷储存结构、第 一源极/漏极区、第二源极/漏极区与沟道层。绝缘层配置于基底上。栅极 配置于绝缘层上。电荷储存结构配置于绝缘层与栅极上。第一源极/漏极区 配置于位于栅极的二侧的电荷储存结构上。第二源极/漏极区配置于位于栅 极的顶部的电荷储存结构上。沟道层配置于位于栅极的侧壁上的电荷储存 结构上，且与第一源极/漏极区以及第二源极/漏极区电性连接。

本发明的目的及解决其技术问题还可采用以下技术措施进一步实现。

依照本发明实施例所述的记忆胞，上述的绝缘层的材料例如为氧化物 或氮化物。

依照本发明实施例所述的记忆体结构，上述的绝缘层例如为复合绝缘 层。

依照本发明实施例所述的记忆胞，上述的电荷储存结构包括第一介电 层、电荷捕捉层与第二介电层。第一介电层配置于绝缘层与栅极上。电荷 捕捉层配置于第一介电层上。第二介电层配置于电荷捕捉层上。

依照本发明实施例所述的记忆胞，上述的电荷捕捉层的材料例如为氮 化物或高介电常数材料。

依照本发明实施例所述的记忆胞，上述的电荷储存结构包括第一介电 层、纳米晶粒(nano-crystal)层与第二介电层。第一介电层配置于绝缘层 与栅极上。纳米晶粒层配置于第一介电层上。第二介电层配置于纳米晶粒 层上。