[发明专利]具有电流保护的负电荷泵

说明书

技术领域

本发明总体上涉及负电荷泵电路，并且更具体地，涉及用于与这种负电荷泵电路一起使用的电流保护机制。

背景技术

参考图1，其示出了现有技术的负电荷泵电路的电路示意图。振荡器10生成振荡参考时钟信号，其被施加至非重叠信号发生器12，该非重叠信号发生器12输出第一时钟信号14和互补第二时钟信号16。第一时钟信号14和第二时钟信号16由电平移位器18接收，该电平移位器18输出分别施加于四个MOS功率晶体管30、32、34和36的栅极的四个控制信号(C1-C4)20、22、24和26。

第一MOS功率晶体管30是PMOS类型，其源极端子耦合至参考电压(Vdd)。第一MOS晶体管30的栅极接收第一控制信号(C1)20。第二MOS功率晶体管32是NMOS类型，其源极端子耦合至接地参考电压。第二MOS晶体管32的栅极接收第二控制信号(C2)22。第一MOS晶体管30和第二MOS晶体管32的漏极耦合在一起，并且耦合至第一电容器40(也称为飞电容器(fly capacitor))的第一端子。

第三MOS功率晶体管34是NMOS类型，其源极端子耦合至接地参考电压。第三MOS晶体管34的栅极接收第三控制信号(C3)24。第四MOS功率晶体管36是NMOS类型，其源极端子耦合至负电压(Vneg)输出42。第四MOS晶体管36的栅极接收第四控制信号(C4)26。第三MOS晶体管34和第四MOS晶体管36的漏极耦合在一起，并且耦合至第一(飞)电容器40的第二端子。

输出(或负载)电容器46耦合在负电压(Vneg)输出42和接地参考电压之间。

现在参考图2，其给出了示出用于操作图1的电荷泵电路的控制信号的时序图。在第一操作阶段70期间，第一(C1)控制信号20和第三(C3)控制信号24导通第一功率晶体管30和第三功率晶体管34。这样会对飞电容器40充电至参考电压Vdd。在此第一操作阶段，第一(C1)控制信号20处于低电平，而第三(C3)控制信号24处于高电平。第二(C2)控制信号22和第四(C4)控制信号26都处于低电平(由此，截止第二晶体管32和第四晶体管36)。

在第二操作阶段72期间，第二(C2)控制信号22和第四(C4)控制信号26导通第二功率晶体管32和第四功率晶体管36。这样会对负载电容器46进行充电(其中飞电容器40的正极侧连接至负载电容器46的接地参考侧)，从而在输出42处产生负电压Vneg。在此第二操作阶段，第二(C2)控制信号22处于高电平，第四(C4)控制信号26处于高电平。第一(C1)控制信号20和第三(C3)控制信号24分别处于高电平和低电平(由此截止第一晶体管30和第三晶体管34)。

将认识到，控制信号C1、C2和C4具有相同的相位关系，并由此可以由第一时钟信号14生成，而控制信号C3具有相反的相位关系，并由此可以由互补第二时钟信号16生成。电平移位器18施加任何需要的电平移位(未在图2中明显示出)，使得栅极电压被设置为在电路操作期间能够完全导通和完全截止功率晶体管30、32、34和36。

连续地重复第一阶段和第二阶段，以便将输出42电压Vneg提升至期望的负参考电压(-Vdd)。在输出42到达其期望的最终电压状态之前(即，在Vneg到达-Vdd之前)，第一晶体管30和第二晶体管32在提升期间其任一被导通时都会经历大电流。例如，当在第一操作阶段期间(C1处于低电平)对飞电容器40进行充电时，第一晶体管30中可能存在大电流，而当在第二操作阶段期间(C3处于高电平)对负载电容器46充电时，第二晶体管32中可能存在大电流。这就需要为第一晶体管30和第二晶体管32提供电流保护。

发明内容

在一个实现中，一种电路，包括：电荷泵电路，其包括第一功率晶体管，该第一功率晶体管可由第一控制信号选择性激活以将相对较大量电流递送至电容器，所述电荷泵电路进一步包括与所述第一功率晶体管并联连接的第二非功率晶体管，该第二非功率晶体管可由第二控制信号选择性激活以将相对较少量电流递送至所述电容器，所述电荷泵电路包括提升的电压输出。电压感测电路被耦合以感测所述提升的电压输出并生成感测的电压输出。比较电路将所述感测的电压输出与阈值电压进行比较。逻辑电路接收所述比较电路的输出，如果比较未被满足，则所述逻辑电路启用所述第一功率晶体管而禁用所述第二非功率晶体管，如果所述比较被满足，则所述逻辑电路进一步禁用所述第一功率晶体管而启用所述第二非功率晶体管。