[发明专利]半导体存储装置及其操作方法无效
| 申请号: | 200910173693.3 | 申请日: | 2009-09-15 |
| 公开(公告)号: | CN101887746A | 公开(公告)日: | 2010-11-17 |
| 发明(设计)人: | 卢光明;徐雨玹 | 申请(专利权)人: | 海力士半导体有限公司 |
| 主分类号: | G11C11/40 | 分类号: | G11C11/40;G11C11/4063;G11C11/413 |
| 代理公司: | 北京集佳知识产权代理有限公司 11227 | 代理人: | 杨林森;康建峰 |
| 地址: | 韩国京畿*** | 国省代码: | 韩国;KR |
| 权利要求书: | 查看更多 | 说明书: | 查看更多 |
| 摘要: | |||
| 搜索关键词: | 半导体 存储 装置 及其 操作方法 | ||
相关申请的交叉引用
本发明主张2009年5月13日所申请的韩国专利申请案第10-2009-0041585号的优先权,该案的公开内容的全文以引用的方式并入本文中。
技术领域
本发明涉及一种半导体设计技术,且尤其涉及一种能够通过使用磁性隧道结器件(magnetic tunnel junction,MTJ)来储存数据的半导体存储装置。
背景技术
动态随机存取存储(DRAM)及静态随机存取存储(SRAM)为在电力中断时丢失储存于存储单元中的数据的易失性存储装置。近年来,进行了对非易失性存储装置的研究。非易失性存储装置中的一种为磁性随机存取存储器(MRAM)。详言之,MRAM由于其非易失性特性、高集成密度、高速操作及低功率消耗而被视作下一代半导体存储装置。
MRAM(其是磁性存储装置的一种类型)的存储单元包括根据输入自外部的地址而执行切换操作的晶体管及储存数据的MTJ。MTJ具有根据两种铁磁性材料的磁化方向进行改变的磁阻(MR)比。MRAM的内部电路根据该MR比检测电流量的改变且确定储存于MTJ中的数据为“1”或是“0”。
图1说明现有半导体存储装置的存储单元架构。
参看图1,每个存储单元包括晶体管及MTJ。为达成说明的目的,把包括NMOS晶体管110及MTJ 130的存储单元描述为代表性实例。
NMOS晶体管110形成处于第零源极线SL0与MTJ 130之间的源极-漏极路径且具有连接至第零字线WL0的栅极。NMOS晶体管110响应于由行地址选择的第零字线WL0的激活而导通/关断。
MTJ 130包括自由层132、隧道绝缘层134及被钉扎层136。自由层132由铁磁性材料形成且其磁化方向由外部刺激(例如,通过MTJ 130的电流)改变。即使对被钉扎层136施加外部刺激,被钉扎层136的磁化方向仍不改变。由反铁磁性材料形成的钉扎层(未图示)使被钉扎层136的磁化方向固定。隧道绝缘层134可由氧化镁(MgO)形成。
隧道电流根据施加在MTJ 130上的电压而流过MTJ 130,且自由层132的磁化方向由隧道电流的方向确定。若自由层132的磁化方向与被钉扎层136的磁化方向等同,则MTJ 130的阻抗变小。若自由层132的磁化方向与被钉扎层136的磁化方向不等同,则变大。大体而言,自由层132的磁化方向与被钉扎层136的磁化方向彼此等同的情况下的状态对应于数据“0”,且自由层132的磁化方向与被钉扎层136的磁化方向彼此不等同时的状态对应于数据“1”。
换言之,当通过相对于被钉扎层136将比特定电平高的正电压施加至自由层132而使比临界电流大的正电流流动时,自由层132的磁化方向与被钉扎层136的磁化方向变得彼此等同。亦即,执行写入数据“0”的操作,且MTJ 130的阻抗减小。相反,当通过相对于被钉扎层136将比特定电平高的负电压施加至自由层132而使比临界电流大的负电流流动时,自由层132的磁化方向与被钉扎层136的磁化方向变得彼此相反。亦即,执行写入数据“1”的操作,且MTJ 130的阻抗增大。
图2为展示图1的MTJ 130的电流-电压特性的曲线图。
参看图2,路径1、8、9及10表示自由层132与被钉扎层136具有彼此相反的磁化方向的状况,且路径3、4、5及6表示自由层132与被钉扎层136具有彼此等同的磁化方向的状况。路径2表示其中比临界电流大的正电流流过图2的MTJ 130且因此自由层132的磁化方向与被钉扎层136的磁化方向从相反方向改变为等同方向的状况。路径7表示其中比临界电流大的负电流流过MTJ 130且因此自由层132的磁化方向与被钉扎层136的磁化方向从等同方向改变为相反方向的状况。
如从图2可见,MTJ 130可归因于其磁滞特性而具有高阻抗及低阻抗,且即使电力中断仍保持该稳定状态。
图3为解释现有MRAM的写入操作的电路图。
参看图3,MRAM包括多个存储单元MC、源极线驱动单元330、位线驱动单元350、预充电驱动单元370。附图标记390表示第零至第三位线BL0、BL1、BL2及BL3的寄生电容。
为达成说明的目的,以下描述将集中于被执行写入操作的存储单元310。
存储单元310连接于第一位线BL1与第一源极线SL1之间,且响应于第一字线WL1的激活而被使能。归因于源极线驱动单元330及位线驱动单元350,比临界电流大的电流流过被使能的存储单元310,且具有与该电流的方向相对应的极性的数据储存于被使能的存储单元310中。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于海力士半导体有限公司,未经海力士半导体有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/200910173693.3/2.html,转载请声明来源钻瓜专利网。





