[发明专利]具有局部互连的半导体器件

说明书

技术领域

本发明涉及半导体技术领域，尤其涉及具有低的接触电阻的局部互连 的半导体器件。

背景技术

对于半导体集成电路的制造，为了增加器件的密度，在集成电路中的 半导体器件例如晶体管、电阻器、电容器或其他现有技术已知的半导体元 件的尺寸已经被不断地减少。因此，为了各个半导体器件的电连接，通常 需要多层互连结构。随着半导体器件尺寸和空间的减少，更多的部件被放 置在一个集成电路或管芯上，这就增加了多层互连结构的设计的复杂性。

通常，多层互连结构包括栓塞和金属层，其通过常规的双镶嵌工艺制 造。在双镶嵌工艺中，使用常规的光刻和蚀刻工艺，通孔开口首先被各向 异性地蚀刻通过金属间电介质(IMD)/层间电介质(ILD)层。然后，通 过第二次光刻和蚀刻工艺，称为沟槽开口的第二个各向异性蚀刻的开口被 形成，覆盖一个或多个通孔开口。通孔开口和沟槽开口一起组成双镶嵌结 构，它随后被用金属填充以形成栓塞和金属层。当半导体器件的尺寸和空 间被减少时，栓塞的尺寸也被减少，因此，增加了通孔开口的纵横比，这 就会减少生产量。这里，纵横比被定义为通孔开口的高度/宽度的比率。当 纵横比增加时，栓塞的接触电阻增加。于是，当器件的密度增加时，想要 保持或者增加器件的电性能和可靠性，就变得更加困难。

因此，有必要改善互连结构，当为增加器件的密度而减少器件的尺寸 时，能够减少接触电阻。

发明内容

本发明提供了一种具有局部互连的半导体器件。所述具有局部互连的 半导体器件的一个实施例包括：布置在衬底上并且基本上在同一直线上的 第一栅线结构和第二栅线结构。第一对源/漏区域被形成在第一栅线结构的 两侧上的衬底里，并且，第二对源/漏区域被形成在第二栅线结构的两侧上 的衬底里。一对导线被布置在第一栅线结构和第二栅线结构的两侧上的衬 底上，这样，每一根导线被连接到第一对源/漏区域中的一个区域和第二对 源/漏区域中的一个区域上。

附图说明

参考附图，阅读下面的详细说明和实例，将能够更全面地理解本发明， 其中：

图1是按照本发明的具有局部互连的半导体器件的实施例的平面图；

图2是沿着在图1中所示的线2-2’的截面图；

图3是按照本发明的具有局部互连的半导体器件的另一个实施例的平 面图。

具体实施方式

参考附图，将在下面的实施例中对本发明进行详细的说明。下面的说 明是实现本发明的预期的最好方式。该说明被用作说明本发明的一般原理 的目的，并且，不应该对本发明进行限制。本发明的范围由权利要求书确 定。参考附图，下面将详细描述具有局部互连的半导体器件的实施例。

图1和2说明具有局部互连的半导体器件的实施例，其中，图1是平 面视图，并且，图2是沿着在图1中所示的线2-2’的截面图。参考图1 和2，半导体器件200包括衬底100，例如，硅衬底或其它的半导体衬底。 衬底100可以包含多种元件(未示出)，包括：晶体管、电阻器、和其它 现有技术已知的半导体元件。在该实施例中，衬底至少具有两个有源区域 100a和100b，有源区域100a和100b相互分隔开并且用绝缘结构110例如 浅沟槽绝缘(STI)围绕。

形成电介质层120，覆盖衬底100，用作ILD层。电介质层120可以是 二氧化硅、磷硅酸盐玻璃(PSG)、掺杂硼磷的硅酸盐玻璃(BPSG)、或 者低介电常数(k)材料，例如氟硅酸盐玻璃(FSG)或有机硅酸盐玻璃 (OSG)。第一栅线结构116被布置在电介质层120中并且在有源区域100a 的衬底100之上。第二栅线结构118被布置在电介质层120中并且在有源 区域100b的衬底100之上。在该实施例中，第一栅线结构116和第二栅线 结构118被相互分隔开并且基本上安排在同一直线上。第一栅线结构116 和第二栅线结构118中的每一个可以包括在对应的有源区域的衬底100上 的栅电介质层111。栅电极113，例如多晶硅，被布置在栅电介质层111上， 并且，可以用保护层(图中未示出)例如氮化硅层覆盖。栅隔离器115被 布置在栅电极113的侧壁上。