[发明专利]多阶段比较器有效
| 申请号: | 200910173244.9 | 申请日: | 2009-09-09 |
| 公开(公告)号: | CN101764612A | 公开(公告)日: | 2010-06-30 |
| 发明(设计)人: | 温皓明;王一涛;陈桂枝;邝国权 | 申请(专利权)人: | 香港应用科技研究院有限公司 |
| 主分类号: | H03M1/38 | 分类号: | H03M1/38;H03F3/45 |
| 代理公司: | 深圳新创友知识产权代理有限公司 44223 | 代理人: | 江耀纯 |
| 地址: | 中国香港新界沙田香港科*** | 国省代码: | 中国香港;81 |
| 权利要求书: | 查看更多 | 说明书: | 查看更多 |
| 摘要: | |||
| 搜索关键词: | 阶段 比较 | ||
技术领域
本发明涉及模数转换器(ADC),特别涉及一种用于多阶段ADC的两用比较器。
发明背景
许多类型的模数转换器(ADC)已经被广泛应用。闪存ADC比较模拟信号电压和多个瞬时电压电平以产生一个表示模拟电压的多比特数字字。逐次逼近ADC使用一系列阶段以将模拟电压转换成数字比特。每个阶段比较一个模拟电压和一个基准电压,从而产生一个数字比特。在高速分级比较(sub-ranging)ADC里,每个阶段比较一个模拟电压和几个电压电平,从而每个阶段产生几个比特。后续阶段比管线里的更早阶段产生最低有效数字比特。
算法、或循环ADC使用一个环路来转换一个模拟电压。模拟电压被采样并进行比较以产生一个最高有效数字比特。然后,该数字比特被转换回模拟信号,并从模拟电压里减去以产生一个残余电压。接着,残余电压乘以2并循环回到比较器而产生下一个数字比特。因此,数字比特是在同一比较器阶段里的多个循环里产生的。
图1显示了一个逐次逼近型寄存器ADC。逐次逼近型寄存器SAR 302接收一个时钟CLK,并包含一个寄存器值,其会改变而逐渐逼近模拟输入电压VIN。例如,当与一个0.312伏特的VIN进行比较时,SAR 302里的数值可能首先是0.5,接着是0.25,接着是0.32,接着是0.28,接着是0.30,接着是0.31,接着是0.315,接着是0.313,接着是0.312。SAR 302输出当前的寄存器值到数模转换器(DAC)300,其接收一个基准电压VREF,并将寄存器值转换成一个模拟电压VA。
输入模拟电压VIN被施加到采样保持电路304,其采样并保持 VIN数值。例如,一个电容器可以由VIN进行充电,然后隔离电容器和VIN以保持模拟电压。来自采样保持电路304的采样输入电压被施加到比较器306的反相输入。被转换的模拟电压VA被施加到比较器306的非反相输入。
当被转换的模拟电压VA高于采样的VIN时,比较器306比较被转换的模拟电压VA和采样的输入电压,并产生一个高输出,并且SAR302里的寄存器值就很高。SAR 302里的寄存器值然后可以被降低。
当被转换的模拟电压VA低于采样的输入电压时,比较器306产生一个低输出到SAR 302。SAR 302里的寄存器值就很低。SAR 302里的寄存器值然后在下一个循环被提高。
SAR 302的寄存器值是一个N比特的二进制值,有D(N-1)是最高有效比特(MSB),而D0是最低有效比特(LSB)。SAR 302可以首先设置MSB D(N-1),然后比较被转换的模拟电压VA和输入电压VIN,接着基于比较结果调整MSB和/或设置下一个MSB D(N-2)。设置和比较循环不断重复,直到N个循环之后LSB被设置。在最后一个循环,循环结束EOC信号被激活以宣告结束。一个状态机器或其它控制器可以SAR 302一起使用或包括在SAR 302内以控制次序。
比较器306可以被替换为一系列前置放大器阶段和一个最终锁存器。图2A是一个前置放大器和锁存器阶段的响应曲线图。前置放大器阶段有一个如曲线312所示的负反应(negative response),而最终锁存器有一个如曲线310所示的正反应(positive response)。对低电压,曲线312在曲线310之上且在其左边,显示前置放大器比锁存器需要更少时间获得相同的VOUT电压。但是,对更高的VOUT电压,曲线310在曲线312之上,显示对更大的VOUT值,锁存器比前置放大器能更快地获得这些更大的电压输出。
图2B显示一系列前置放大器和一个最终的锁存器。前置放大器阶段320、322、324、326、328是提升VIN和VA的电压差的放大器。特别是当LSB被设置而接近比较结束时,VIN和VA之间的电压差可能非 常小。电压差通过前置放大器阶段逐渐提高,直到最终阶段。锁存器阶段330锁存此电压差以产生比较信号,该比较信号被反馈回到SAR 302。因此,阶段320-330替代图1中的比较器306。
通过组合一系列前置放大器阶段和有正反应的最终锁存器,可以获得一个快速反应时间。前置放大器阶段可以逐渐放大和扩大VIN和VA之间的电压差,直到被放大的电压差足够大到可以驱动最终锁存器。延迟时间可以通过使用低增益、宽带宽前置放大器而得以最小化。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于香港应用科技研究院有限公司,未经香港应用科技研究院有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/200910173244.9/2.html,转载请声明来源钻瓜专利网。





