[发明专利]非易失性静态随机存取存储器元件

说明书

技术领域

本发明相关于一种非易失性静态随机存取存储器(non-volatile staticrandom access memory，NVSRAM)元件，尤指一种利用反向电路和非易失性可抹除可编程存储器(non-volatile erasable programmable memory，NVEPM)电路来提供数据备份的NVSRAM元件。

背景技术

计算机系统中主要使用两种类型的存储器：易失性(volatile)存储器和非易失性(non-volatile)存储器。非易失性存储器包含各种常见的只读存储器(read-only memory，ROM)，例如可抹除可编程只读存储器(erasableprogrammable read-only memory，EPROM)，电性可抹除可编程只读存储器(electrically erasable programmable read-only memory EEPROM)或是快闪只读存储器(flash read-only memory)等，其不需要外部电源即可维持内存数据。易失性存储器主要包含动态随机存取存储器(dynamic random accessmemory，DRAM)和静态随机存取存储器(static random access memory，SRAM)，其数据读取速度较非易失性存储器为快，因此广泛地应用在数据处理时的暂存应用。然而，易失性存储器需要接收外部电源(例如通过持续接收数据更新电流)才能维持内存数据。若外部电源因故中断，易失性存储器会遗失其内存数据。

在计算机系统中，非易失性存储器需在「程序」(program)和「清除」(erase)运作之间周期性地切换，因此会缩短使用寿命。同时，非易失性存储器的数据读取速度较慢，如此会降低计算机系统的运算速度。相较之下，SDRAM具有高数据读取速度和较长使用寿命，适合应用在计算机中的基本输入输出系统(BIOS)。然而，由于SDRAM为易失性存储器，若外部供电产生状况，数据会有遗失之虞。因此，如何针对可能发生的断电状况提供数据备份，对计算机程序设计而言是相当重要的课题。

发明内容

本发明提供一种非易失性静态随机存取存储器元件，其包含以阵列方式设置的多个存储单元。每一存储单元包含一易失性电路，用来在接收到一外部电源时，于一数据真值端点和一数据补码端点储存一位数据；以及一非易失性电路，用来在该外部电源从该易失性电路移除时保存该位数据。该非易失性电路包含一反向电路和一非易失性可抹除可编程存储器电路。该反向电路包含一输入端，耦接于该数据补码端点；以及一输出端，耦接于该数据真值端点。该非易失性可抹除可编程存储器电路包含一可编程晶体管，用来在该外部电源供应中断时储存该数据补码端点的数据；一储存晶体管，用来在该外部电源供应状态发生变化时，将该可编程晶体管电性连接至该数据补码端点；以及一清除晶体管，用来在该外部电源恢复供应时，将该可编程晶体管电性连接至一第一电源以清除该可编程晶体管内的数据。

附图说明

图1为本发明第一实施例中一NVSRAM单元的等效电路示意图。

图2为本发明第二实施例中一NVSRAM单元的等效电路示意图。

[主要元件标号说明]

10    NVSRAM单元         200            储存单元

20    易失性电路         310            反向电路

30    非易失性电路       320            NVEPM电路

WL    字线               BT、BC         位线

DT    数据真值端点       R1、R2         电阻

DC    数据补码端点       VCCI、VCC、VSS 电源

V_RCL、V_SE、V_STR  控制信号

T1～T6、T11～T12、T21～T23  晶体管

具体实施方式