[发明专利]数字模拟转换器

说明书

技术领域

本发明的标的物通常涉及数字模拟转换器。

背景技术

数字模拟转换器(DAC)是一种用于将数字代码转换为模拟信号的装置。举例来说，DAC可将8位的数字信号转换为具有表示数字代码的振幅的输出电压或电流。DAC的两个共用实例是“R-串”DAC及“R-2R梯形”DAC。另一实例是并联电阻器架构(PRA)DAC。PRA-DAC胜过“R-串”DAC及“R-2R梯形”DAC的优点包含：与“R-2R梯形”DAC相比，PRA-DAC具有恒定的输出阻抗及固有的单调性。

当输入(例如，数字代码)改变时，DAC的输出(例如，模拟信号)在称为稳定时间的延迟后稳定到一个值。所述稳定时间取决于所述DAC的输出电阻Rout及在所述DAC输出处的电容性负载CL。明确来说，所述稳定时间取决于可由Rout与CL的乘积界定的时间常数。所述稳定时间可限制所述DAC的转换速度。

发明内容

本发明揭示一种PRA-DAC。所述PRA-DAC可操作以增加其转换速度。

PRA-DAC的优点是：其转换速度可增加而(i)不影响电阻器匹配，由此维持PRA-DAC的线性；及(ii)不增加精细稳定周期期间的功率消耗。

附图说明

图1是图解说明实例性PRA-DAC的示意性电路图。

图2是包含图1的PRA-DAC中的可调整电阻元件的实例性电阻值的图示。

图3是图解说明实例性稳定时间的图示。

在各图式中，相同的参考符号指示相同的元件。

具体实施方式

实例性PRA-DAC

图1是图解说明实例性PRA-DAC 100的示意性电路图。在此实例中，PRA-DAC100是接收具有N个位的数字输入D(例如，d₀、d₁、…、d_N-1)的N位DAC。基于所接收的D，PRA-DAC 100产生模拟电压输出Vout。在一个实例中，Vout可随D单调地增加。例如，如果D₁＞D₂，那么Vout_D1＞Vout_D2。

PRA-DAC 100包含电阻网络。所述电阻网络包含2^N组并联电阻元件110。在一些实施方案中，电容性负载CL可在PRA-DAC 100的输出处耦合到所述电阻网络。在此实例中，所述组并联电阻元件110中的每一者包含电阻元件RA及电阻元件RB。所述组并联电阻元件110具有大致相同的电阻R＝RA+RB。所述组并联电阻元件中的一者110a连接到接地GND。所述组并联电阻元件中的2^N-1者110b耦合到第一开关网络。所述第一开关网络包含开关S1、S2、…、S2^N-1。S1到S2^N-1可控制所述2^N-1组并联电阻元件110b连接到参考电压Vref或连接到GND。

S1到S2^N-1基于由解码器120产生的控制字连接所述组并联电阻元件110b。举例来说，S1到S2^N-1可经配置以使得：如果接收到表示逻辑1的控制信号那么开关将连接的电阻器连接到Vref；且如果接收到表示逻辑0的控制信号那么所述开关将所述连接的电阻器连接到GND。还可使用其它参考电平。在一些实施方案中，开关可以是经加偏压以起开关一样的作用的晶体管。可能有其它实施方案。

解码器120基于所接收的D产生2^N-1位控制字。在一些实施方案中，所述控制字中的每一控制位对应于开关S1到S2^N-1中的一者。基于所述对应控制位，S1到S2^N-1可将所述组并联电阻元件110b连接到Vref或GND。在一些实施方案中，所述控制字可以是D的经解码的表示。对于给定D(例如，D为0与2^N-1之间的整数)，2^N-1个控制位中的D者可处于逻辑1且所述控制位中的2^N-D者可处于逻辑0。在一些实施方案中，由于解码器120经配置以产生所述2^N-1个控制信号中处于逻辑1的D者，因此所述组并联电阻元件110中的D者连接到Vref且2^N-D个电阻器连接到GND。