[发明专利]能够控制读命令的半导体集成电路

说明书

对相关申请的交叉引用

本申请要求了2008年12月22日提交于韩国专利局的韩国申请第 10-2008-0130991号的优先权，通过引用将该韩国申请整体合并于此，就 如同全文阐述该韩国申请那样。

技术领域

这里描述的多个实施例概括地说涉及一种半导体集成电路，更具体地 说涉及一种能够控制读命令的半导体集成电路。

背景技术

通常，半导体集成电路是通过将命令信号和地址与时钟的上升沿同步 来工作的。数据带宽增大这一趋势受制于半导体集成电路所需管脚数目的 增加。由于可认为减少管脚数目是有益的，因此考虑了用于实现这样的结 果的技术。

例如，考虑了对管脚使用多路复用方案。在此方案中，可使用时钟的 上升沿和下降沿、相对于一个地址管脚执行多寻址。例如，在时钟的上升 沿使用地址管脚作为第一地址，如果地址管脚与时钟的下降沿同步，则可 使用地址管脚作为第十地址。这样，可部分地减少必需的管脚数目。

然而，在外部读或写命令被施加于半导体集成电路之后执行两次多寻 址，半导体集成电路通常在这两次多寻址之后出现的后续上升沿开始读或 写操作。因此，在用于减少必需管脚数目的方案中，地址访问时间(tAA) 可能增加。

发明内容

本发明的多个实施例包括一种能够改善地址访问时间(tAA)的半导 体集成电路。

根据一个实施例，一种半导体集成电路包括：命令解码器，其被配置 成响应于定义写模式和读模式的外部命令、分别与上升时钟和下降时钟同 步地提供写命令和读命令；移位寄存器单元，其被配置成响应于写命令将 外部地址和写命令移位一写等待时间以便提供写地址和经移位的写命令； 以及列地址锁存单元，其被配置成在读模式下锁存外部地址作为列地址， 而在写模式下锁存并提供从移位寄存器单元提供的写地址作为列地址。

根据另一个实施例，一种通过一个地址管脚、使用上升时钟和下降时 钟来执行多路复用的半导体集成电路包括：命令解码器，其响应于外部命 令，并且被配置成提供第一写命令并且被配置成提供读命令，其中第一写 命令与上升时钟和下降时钟中的一个时钟同步地提供，且读命令与上升时 钟和下降时钟中的另一个时钟同步地提供；移位寄存器单元，其被配置成 响应于第一写命令将外部地址和第一写命令移位一写等待时间由此提供 写地址和第二写命令；突发命令控制器，其被配置成在预定突发长度被超 过的情况下、响应于第一写命令、读命令和突发长度来提供表明附加的写 或读操作的突发读-写命令和与突发读-写命令对应的突发地址；以及列 地址锁存单元，其被配置成在读模式下锁存外部地址作为列地址，在写模 式下通过锁存写地址来提供写地址作为列地址，并且响应于突发读-写命 令来锁存突发地址作为列地址。

根据又一个实施例，一种半导体集成电路包括：命令解码器，其响应 于定义写模式和读模式的外部命令，并且被配置成根据外部命令、与时钟 的第一边沿同步地提供写命令、并且根据外部命令、与时钟的第二边沿同 步地提供读命令；读/写命令控制器，其被配置成响应于写-读命令、与 时钟的第一边沿同步地提供写-读时钟，并且响应于读命令、与时钟的第 二边沿同步地提供写-读时钟；以及列地址锁存单元，其被配置成响应于 读命令来锁存外部地址作为列地址，并且响应于写-读命令、通过锁存从 移位寄存器单元提供的写地址来提供列地址。

根据再一个实施例，一种半导体集成电路包括：命令解码器，其被配 置成与时钟的第一边沿同步地提供读命令；读/写命令控制器，其被配置 成响应于读命令、与时钟的第二边沿同步地提供读时钟；以及列地址锁存 单元，其被配置成响应于读命令来锁存外部地址，并且与时钟的第二边沿 同步地提供列地址。

下面，在标题为“具体实施方式”的一节中描述这些及其它特征、方 面和实施例。

附图说明

从下面结合附图进行的详细描述中，将更清楚地理解本公开的主题的 以上及其它方面、特征和其它优点，在附图中：

图1是示出了根据本发明一个实施例的示例半导体集成电路的结构 的框图；

图2是示出了根据本发明一个实施例的命令控制器的框图；

图3是示出了根据本发明一个实施例的图1中所示半导体集成电路的 命令解码器的电路图；

图4是示出了根据本发明一个实施例的图2中所示命令控制器的移位 寄存器单元的电路图；