[发明专利]读-修改-写处理系统及方法

说明书

技术领域

本发明涉及内存访问处理领域，特别涉及读-修改-写处理系统及方法。

背景技术

现代计算机系统普遍采用SDRAM内存(包括DDR1，DDR2，DDR3等)。对于该类内存，有三类用户访问内存的操作命令：

(1)读命令。用户使用该命令，可以从某个SDRAM内存中取出一个数据。

(2)写命令。用户使用该命令，可以将数据存入某个SDRAM内存。

(3)“读-修改-写”命令。用户使用该命令，可以从某个SDRAM内存取出一个数据；然后对这个数据进行修改(如加上某个数、减去某个数等)后得到一个新数；最后，将这个新数再存入该SDRAM内存。

“读-修改-写”命令在现代计算机系统中有着较为广泛的应用。比如，在操作系统中，可以使用“读-修改-写”命令实现进程间同步；在数字信号处理领域，可以用“读-修改-写”命令直接对内存中的数据块进行计算，不必再经过CPU，从而可以提高处理速度。

目前，SDRAM内部至少包括8个存储阵列、8个敏感放大器等两类子部件。对于SDRAM来说，为实现用户发出的各种操作命令，其本身所需要的基本操作命令有激活(ACT)、读(RD)、写(WE)以及写回(PRE)。

激活命令：从SDRAM内部的存储阵列中，将数据行传输到相应敏感放大器，敏感放大器中的数据行称为“激活行”。SDRAM部件中最多可以有8个激活行存在。

读命令：从“激活行”中，取出所要访问的数据。

写命令：将数据写入“激活行”。

写回命令：将“激活行”写回SDRAM的内部存储阵列。

基于以上说明，对于读命令，一般的处理流程是：首先用激活命令激活所要访问的数据行；然后，用读命令访问“激活行”，读出数据；最后，使用写回命令将激活行写回存储阵列。

而对于写命令，一般的处理流程是：首先用激活命令激活所要访问的数据行；然后，用写命令将数据写入“激活行”；最后，使用写回命令将激活行写回存储阵列。

在某个数据行被激活后，在其收到写回命令之前，可连续使用读、写或者写、读命令序列进行先读后写或者先写后读的内存访问操作。在读之后、写之前，需要暂停若干拍，才能正确地完成操作序列。同样地，在写之后，读之前，也需要暂停若干拍，才能正确地完成操作序列。

如果在任一时刻系统只能处理一个“读-修改-写”命令，那么当需要批量处理大量“读-修改-写”命令的时候，系统就只能依次串行处理。这时，由于对于同一激活行的读、写访问之间存在的时间间隔较大(前述的读、写之间要暂停若干拍)，将会影响访存带宽。

并且，对于SDRAM，其采用双向数据总线。在总线完成读数据的传输之后、开始写数据传输之前，数据总线至少需要空闲1拍，以完成数据总线的方向切换。类似地，在总线完成写数据的传输之后、开始读数据传输之前，数据总线至少需要空闲1拍，以完成数据总线的方向切换。

如果系统在处理多个“读-修改-写”命令时，反复切换读、写数据传输，则数据总线的读写方向切换次数过多，那么也将会影响访存带宽。

在例如美国专利申请“Memory controller having a read-modify-write function”(专利申请号：11/072,870)中，提出了一种“读-修改-写”命令的实现系统。然而，该系统的读入数据线和写出数据线是相互独立的，不适合“使用双向数据线”的情况；再者，该系统在处理一个“读-修改-写”命令的时候，不能同时处理其它命令，必须在当前的“读-修改-写”命令处理完以后，才能处理其它命令。

而又例如美国专利申请“Memory controller and method for optimized read/modify/write performance”(专利申请号：11/779,277)中，提出了一种“读-修改-写”命令的实现系统。该系统能够同时处理多个命令，并且该系统也适合“使用双向数据线”的情况。然而，该系统使用了三个不同的命令队列：读命令队列、写命令队列、读修改写命令队列。同一队列内部、不同队列之间的关系都比较复杂，这导致调度算法的硬件实现较复杂。

因此，如何在进行内存访问时较少地影响访存带宽且硬件实现代价较少，就成为了现阶段比较关注的一个问题。

发明内容

本发明解决的问题是现有技术对于内存访问时，影响访存带宽的问题。

本发明还解决的问题是现有技术实现内存访问时，硬件实现较复杂的问题。