[发明专利]金属栅晶体管及其形成方法

说明书

技术领域

本发明涉及半导体器件技术领域，特别是涉及一种包含有含过渡金属碳氧 化物(MC_xO_y)层的金属氧化物半导体场效应晶体管(MOSFET)及其形成方 法。

背景技术

半导体集成电路(IC)产业经历了飞速发展的过程。集成电路材料和设计 技术的进步产生了数代集成电路，每一代电路比前一代电路更小，更复杂。但 是，这些进步却增加了集成电路制造和工艺的复杂性，集成电路制造和工艺必 须有同设计技术相似的快速发展才能实现设计技术的进步。

在集成电路的发展过程中，功能密度(即芯片面积上互联器件的数目)随 着器件几何尺寸(即制造工艺能够实现的最小的器件或线宽)的减小而增加。 这个按比例缩小的过程有利于提高生产效率和降低相关成本。这种按比例缩小 的过程同时会产生相对高的功耗值，低功耗器件例如互补金属氧化物半导体器 件(CMOS)的使用可以用于解决这个问题。

在这个按比例缩小的过程中，各种各样作为CMOS器件的栅电极和栅电 介质的材料已经得以实施。CMOS器件通常是由栅氧化物和多晶硅栅电极材料 制作而成。为了改善器件性能，随着特征尺寸的减小，使用高k栅电介质和金 属栅电极替代栅氧和多晶硅栅电极已经是一种期望。

传统上，形成金属栅电极的技术可以分为先栅极制造工艺和后栅极制造工 艺。对于先栅极制造工艺，金属栅电极先于晶体管的源/漏区而形成。源/漏区 的形成通常包括离子注入工艺和对注入的源/漏区进行退火的高温热处理过 程。在高温热处理过程中，金属栅电极会受到高温热处理并且是热不稳定的。 为了解决这个问题，后栅极制造工艺是在衬底中形成源/漏区并在层间电介质 (ILD)中形成伪栅。在对源/漏区进行退火的高温热处理工艺后，伪栅被去除 掉同时在ILD中形成开口。然后在开口中填入金属栅电极。虽然后栅极制造 工艺可以避开高温的热处理工艺的影响，但它比先栅极制造工艺复杂。

因此，希望设计含有金属栅电极的晶体管结构及形成该晶体管结构的方 法。

发明内容

在一个实施例中，一种半导体器件包括位于衬底上的至少一个第一栅电介 质层。第一含过渡金属碳氧化物(MC_xO_y)层形成在所述至少一个第一栅电介 质层上，其中过渡金属(M)的原子百分比约为40at.％或更高。第一栅形成 在第一含过渡金属碳氧化物(MC_xO_y)层上。至少一个第一掺杂区域形成在衬 底中并且邻近第一栅的侧壁。

在另一个实施例中，一种互补型金属氧化物半导体(CMOS)场效应晶体 管包括相互耦合的NMOS晶体管和PMOS晶体管。NMOS晶体管包括位于衬 底的第一有源区上的至少一个第一栅电介质层。第一含过渡金属碳氧化物 (MC_xO_y)层形成在第一栅电介质层上，其中过渡金属(M)的原子百分比约 为40at.％或更高。第一栅层形成在第一含过渡金属碳氧化物(MC_xO_y)层上。 至少一个第一掺杂区域位于衬底中并且邻近第一栅的侧壁。PMOS晶体管包括 位于衬底的第二有源区上的至少一个第二栅电介质层。第二含过度金属碳氧化 物层在至少一个第二栅电介质层上。第二栅层在第二含过渡金属碳氧化物层 上。至少一个第二掺杂区域位于衬底中并且邻近第二栅的侧壁。

在再一个实施例中，一种形成晶体管器件的方法包括在衬底上形成至少一 个第一栅电介质层。在所述栅电介质层上形成含过渡金属碳氧化物(MC_xO_y) 层，该层中过渡金属(M)的原子百分比大约为40at.％或更高，用于调节晶 体管的功函数。栅层形成在含过渡金属碳氧化物层上。至少一个掺杂区域形成 在衬底中并且邻近栅层的侧壁。

本发明的这些和其它实施例及其特性将结合下文和附图给予详细说明。

附图说明

本发明将在阅读下面详细的描述及附随的数字之后得到充分的理解。应该 强调的是，根据行业的标准做法，各种特征并没有严格根据尺寸画出来而只是 作为说明用途而使用。事实上，为了清晰地讨论问题，各种特征尺寸可以被任 意地增加或减少。

图1A是一例示的先栅结构金属氧化物硅场效应晶体管(MOSFET)的横 截面示意图。