[发明专利]半导体器件及其制造方法

说明书

本申请基于35U.S.C119要求第10-2008-0073984号(于2008年7月29日递交)韩国专利申请的优先权，其全部内容结合于此作为参考。

技术领域

本发明涉及一种半导体器件，更具体地，涉及一种半导体器件以及利用金属化工艺(metallization process)制造该半导体器件的方法。

背景技术

随着器件由于技术的发展而在尺寸上日益减小，在加工期间使用诸如铝(Al)的金属可能会引起许多问题。一些更严重的问题包括前端工艺(front-end process)期间的短沟道效应(short-channeleffect)和后端工艺(Back-End-Of-the-Line)(BEOL)期间的RC时间常数延迟。为了使短沟道效应最小化，已经对新的器件原理图、各种离子注入方法、结深度精细控制(fine control)等作出了最优化尝试。此外，为了使RC时间常数延迟最小化，已经尝试使用低介电常数材料的使用、铜(Cu)互连(copper interconnection)等。具体地，由于简化的生产工艺(through-put process)，电镀法(electroplating method)已经被频繁地用于铜互连。电镀法需要通过电场的应用来在晶片边缘上沉积铜离子。为了采用电镀法，例如铜籽晶层(copper seed layer)的导体材料(导电材料，conductormaterial)必须存在于晶片边缘上。

图1示出了一种半导体器件的截面图，该半导体器件包括形成在半导体衬底或下部金属线10上和/或上方的金属间介电(intermetal dielectric)(IMD)层12。IMD层12可以具有设置在其中的通道孔或接触孔。反扩散层14形成在IMD层12上和/或上方以及通道孔内部，依次地，镀铜层(copper-plated layer)16形成在反扩散层14上和/或上方。例如，可以在反扩散层14上和/或上方形成铜籽晶层，以及然后可以通过电镀工艺使用铜籽晶层来形成镀铜层16。

在如图1所示的包括多个层(一层垂直堆叠在另一层上面)的半导体器件的情况下，很难在每层的基础上使用单独的工艺沉积铜籽晶层来形成镀铜层16。此外，由于技术快速发展而引起了通道孔和沟槽(在该通道孔和沟槽中将掩埋镀铜层)的尺寸的逐渐减小，所以镀铜层的间隙填充(gap-filling)性能具有其局限性。

发明内容

本发明实施例涉及一种半导体器件及其制造方法，该方法使用快速、更简单的电镀工艺形成镀铜层，从而实现了提高的间隙填充性能。

根据本发明实施例，一种方法可以包括下列中至少之一：在半导体衬底上和/或上方形成至少一个第一金属间介电(IMD)层；在第一IMD层中形成第一孔(aperture)；在第一IMD层上和/或上方以及在第一孔内部形成第一镀铜层；在第一镀铜层上和/或上方形成至少一个第二IMD层；在第二IMD层中形成第二孔以暴露第一镀铜层；以及然后通过电镀工艺在第二IMD层上和/或上方以及在第二孔内部形成第二镀铜层，其中电镀工艺使用暴露的第一镀铜层作为籽晶层。

根据本发明实施例，一种制造半导体器件的方法可以包括下列中至少之一：在半导体衬底上方形成下部金属间介电(IMD)层；在第一IMD层中形成下部镶嵌结构以暴露半导体衬底；在下部IMD层的最上表面、半导体衬底的最上表面以及下部镶嵌结构的侧壁上方形成下部金属扩散阻止层(lower metal-diffusion-preventinglayer)；在下部金属扩散阻止层上方形成下部镀铜层，并且该下部镀铜层填充下部镶嵌结构；平坦化下部镀铜层以便在下部IMD层的最上表面上方的部分下部镀铜层具有预定厚度；在平坦化的下部镀铜层上方形成上部IMD层；在上部IMD层中形成上部镶嵌结构以暴露下部镀铜层；在上部IMD层的最上表面和上部镶嵌结构的侧壁上方形成上部金属扩散阻止层以便暴露与上部镶嵌结构相对应的下部镀铜层的部分最上表面；以及然后通过实施电镀工艺，在上部IMD层上方形成上部镀铜层，并且该上部镀铜层填充上部镶嵌结构，其中，电镀工艺使用暴露的下部镀铜层作为籽晶层。