[发明专利]快闪存储器数据校正及擦除技术

说明书

分案申请的相关信息

本申请为发明名称为“快闪存储器数据校正及擦除技术”的原中国发明专利申请 的分案申请。原申请的申请号为200480033197.3；原申请的申请日为2004年9月28 日；原发明专利申请案的优先权日为2003年10月3日。

技术领域

本发明一般来说涉及非易失性快闪存储器系统，更具体来说，涉及刷新及校正非 易失性快闪存储器系统中、尤其是具有极大存储单元区块的存储器系统中所存储数据 的技术。

背景技术

目前，有许多种商业上成功的非易失性存储器产品，尤其是小尺寸的非易失性存 储器产品，其采用一形成于一个或一个以上集成电路芯片上的快闪EEPROM(电子可 擦除可编程只读存储器)单元。一通常(但未必尽然)位于一单独集成电路芯片上的存储 器控制器连接一以可装卸方式连接有所述卡的主机，并控制所述卡内的存储器阵列的 操作。此一控制器通常包括一微处理器、某种非易失性只读存储器(ROM)、一易失性 随机存取存储器(RAM)及一个或一个以上专用电路，例如一个可在将数据编程及读取 数据期间在数据经过控制器时根据所述资料计算出一纠错码(ECC)的专用电路。某些 市售卡为CompactFlash^TM(CF)存储卡、多媒体存储卡(MMC)、安全数字(SD)存储卡、 智能媒体存储卡、个人信息(P-Tag)存储卡及存储棒卡。主机包括个人计算机、笔记本 型计算机、个人数字助理(PDA)、各种数据通信装置、数码相机、蜂窝式移动电话、 便携式音频播放器、汽车音响系统、及类似类型的设备。除存储卡构建方案之外，此 种类型的存储器也可嵌入于各种类型的主机系统内。

有两种通用存储单元阵列架构已付诸商业应用：NOR及NAND。在一典型的NOR 阵列中，各存储单元连接在沿列方向延伸的相邻位线源极与漏极扩散区之间，且控制 栅极连接至沿存储单元排延伸的字线。一存储单元包括位于所述源极与漏极之间存储 单元沟道区域的至少一部分上方的至少一个存储组件。所述存储组件上一经编程的电 荷电平由此控制存储单元的操作特性，因而通过给所寻址的存储单元施加适当的电压 即可读取所述存储单元。此等存储单元的实例、其在存储器系统中的应用及其制造方 法阐述于美国第5,070,032、5,095,344、5,313,421、5,315,541、5,343,063、5,661,053 及6,222,762号专利中。

NAND阵列则利用如下构成的串联串：多于两个(例如16个或32个)存储单元与 一个或一个以上位于各单独位线与一参考电位之间的选择晶体管连接在一起构成存储 单元列。各字线延伸跨穿大量所述列中的存储单元。在编程期间，通过如下方式来读 取及验证一列中的一单独存储单元：使所述串中的剩余存储单元均强导通，以使流经 一个串的电流取决于所述所寻址存储单元中所存储的电荷电平。NAND架构阵列的实 例及其作为存储器系统的一部分的操作可参见美国第5,570,315、5,774,397、6,046,935、 及6,522,580号专利。

上文所提及专利中所述的现有快闪EEPROM阵列的电荷存储组件为最常用的导 电浮动栅，其通常由经导电掺杂的多晶硅材料制成。适用于快闪EEPROM系统的另一 类型的存储单元是利用一非导电介电材料代替导电浮动栅以非易失性方式来存储电 荷。其中，由氧化硅、氮化硅及氧化硅(ONO)构成的三层式介电材料夹于一导电性控 制栅与存储单元沟道上方一半导电性衬底的一表面之间。存储单元是通过如下方式进 行编程：将电子自存储单元沟道注入氮化物，电子在氮化物中被俘获并存储于一有限 的区域中，且存储单元是通过将热空孔注入氮化物内而受到擦除。数种采用介电材料 存储组件的特定存储单元结构及阵列阐述于已公开的美国第2003/0109093号专利申请 案中。