[发明专利]缓冲装置及静电放电防护电路

说明书

技术领域

本发明涉及一种缓冲装置，更具体地，涉及一种缓冲装置及静电放电防护电路。

背景技术

在集成电路(Integrated Circuit，简称IC)中，输入/输出(Input/Output，简称I/O)缓冲器是用以驱动集成电路之输出信号经由该I/O缓冲器之I/O焊盘(pad)输出至另一电子装置(例如，另一集成电路)。通常地，I/O缓冲器的驱动能力取决于I/O缓冲器的尺寸。例如，构成I/O缓冲器的晶体管的宽度可能需要设计为几百微米(micrometer)，用以为输出信号提供足够的驱动能力。另外，由于制造后的I/O缓冲器的I/O焊盘裸露于外界环境中，因此，释放静电的能力成为人们对I/O缓冲器的另一关注点。为了满足静电放电(Electrostatic Discharge，简称ESD)的规格要求，IC制造更是对构成I/O缓冲器的晶体管的ESD规则进行了标准化，以维持静电产生的高电流。通常在集成电路中，晶体管的ESD规则远大于核心晶体管的正常设计规则检查(Design Rule Check，简称DRC)规则。相应地，传统I/O缓冲器在集成电路中占据较大面积，从而增加了集成电路的成本。因此，在维持集成电路驱动输出信号并释放静电的能力的同时，如何为集成电路提供小尺寸的I/O缓冲器成为半导体制造产业关注的焦点。

发明内容

有鉴于此，本发明提供一种缓冲装置及静电放电防护电路，用以降低成本并维持ESD性能。

一种缓冲装置，包含：一第一驱动电路，耦接于该缓冲装置的一信号输入端与一第一参考电位(potential)之间；一限流组件，包含一第一端与一第二端，其中，该第一端耦接于该信号输入端；以及一第二驱动电路，耦接于该限流组件的该第二端与一第二参考电位之间；其中，该限流组件限制流经该第二驱动电路的静电放电电流量，并使流经该第一驱动电路的静电放电电流量大于流经该第二驱动电路的静电放电电流量。

一种静电放电防护电路，包含：一缓冲装置，包含：一第一驱动电路，耦接于一信号输入焊盘与一第一电位输入焊盘之间；一限流组件，包含一第一端与一第二端，其中该第一端耦接于该信号输入焊盘；一第二驱动电路，耦接于该限流组件的该第二端与一第二电位输入焊盘之间，其中该第一电位输入焊盘与该第二电位输入焊盘包含一电源输入焊盘与一接地焊盘；以及一箝位装置(clamping device)，耦接于该第一电位输入焊盘与该第二电位输入焊盘之间；其中，该限流组件限制流经该第二驱动电路的静电放电电流量，并使流经该第一驱动电路的静电放电电流量大于流经该第二驱动电路的静电放电电流量。

一种静电放电防护电路，包含：多个并联的缓冲装置，其中，该多个并联的缓冲装置包含：一第一缓冲装置，包含：一第一驱动电路，耦接于一第一信号输入焊盘与一第一参考电位之间；一第一限流组件，包含一第一端与一第二端，其中，该第一端耦接于该第一信号输入端；以及一第二驱动电路，耦接于该第一限流组件的该第二端与一第二参考电位之间；以及一第二缓冲装置，包含：一第三驱动电路，耦接于一第二信号输入端与该第一参考电位之间；一第二限流组件，包含一第一端与一第二端，其中，该第一端耦接于该第二信号输入焊盘；以及一第三驱动电路，耦接于该第二限流组件的该第二端与该第二参考电位之间；其中，该第一限流组件限制流经该第二驱动电路的静电放电电流量，并使流经该第一驱动电路的静电放电电流量大于流经该第二驱动电路的静电放电电流量。

利用本发明所提供的缓冲装置及静电放电防护电路，在维持缓冲装置的驱动能力(也就是，直流特性)与ESD性能的同时，与传统I/O缓冲装置相比，本发明大大减小了I/O缓冲装置的尺寸，从而降低了制造成本。

附图说明

第1图为根据本发明第一实施例的缓冲装置100的电路示意图。

第2图为第1图所示的缓冲装置100的平面架构200与传统缓冲装置的平面架构2002的比较示意图。

第3图为传统缓冲装置与第1图所示的缓冲装置100的直流特性说明示意图。

第4图为根据本发明第二实施例的缓冲装置400的示意图。

第5图为根据本发明第三实施例的ESD防护电路500的示意图。

第6图为根据本发明第四实施例的ESD防护电路600的示意图。

具体实施方式