[发明专利]具有垂直栅极的半导体器件及其制造方法

说明书

相关申请

本申请要求2008年12月31日提交的韩国专利申请10-2008-0138589 的优先权，通过引用将其全部内容并入本文。

技术领域

本发明涉及制造半导体器件的方法，并且更具体涉及具有垂直栅极的 半导体器件及其制造方法。

背景技术

近来，需要亚40纳米(sub-40nm)的存储器件以提高集成度。然而， 在晶体管具有在8F²或6F²单元结构中使用的平面沟道或者凹陷沟道的情 况下，很难以实现亚40nm的存储器件，其中F表示最小特征尺寸。因此， 需要在相同尺度上能够提高集成度1.5～2倍的具有4F²单元结构的动态随 机存取存储器(DRAM)器件。因此，提出具有垂直栅极的半导体器件。

通过加工半导体衬底，具有垂直栅极的半导体器件包括柱型有源区(即 有源柱，active pillar)和包围该有源柱的环绕型垂直栅极，其中晶体管包 括环绕型垂直栅极以及在垂直栅极周围的在有源柱上和下方垂直形成的 沟道。

为了制造具有垂直栅极的半导体器件，通过离子注入形成掩埋位线 BBL，并且实施沟槽工艺来使得相邻的掩埋位线彼此隔离。

图1说明制造具有常规垂直栅极的半导体器件的方法的截面图。

参考图1，使用保护层13作为蚀刻阻挡，通过蚀刻衬底11形成具有 凹陷侧壁的有源柱12。在有源柱12的凹陷侧壁上形成栅极介电层17，然 后在栅极介电层17上形成包围有源柱12凹陷侧壁的垂直栅极14。

随后，通过离子注入在衬底11中形成杂质区域，接着通过形成到达将 杂质区域分隔的深度的沟槽16将杂质区域分隔。此处，分隔的杂质区域成 为掩埋位线15A和15B。

然而，现有技术具有以下问题，结合图2A至2C对其进行描述。

图2A至2C显示根据现有技术的问题。

首先，实施各向同性蚀刻工艺以形成有源柱的凹陷侧壁。在此，由于 有源柱下部的尺寸小于其上部尺寸，可发生柱坍塌，如图2A的附图标记 A所示。

参考图2B，当实施氧化物回蚀工艺以形成掩埋位线和防止泄漏时，有 源柱的上部受到损伤。

参考图2C，当实施回蚀工艺以形成垂直栅极时，有源柱上部受到损伤。

发明内容

本发明的实施方案涉及能够防止有源柱上部在工艺例如后续回蚀工艺 中受到损伤的包括垂直栅极的半导体器件及其制造方法。

本发明的实施方案还涉及能够防止有源柱坍塌的包括垂直栅极的半导 体器件及其制造方法。

根据本发明的一个方面，提供一种制造半导体器件的方法，包括：在 衬底中形成通过沟槽而彼此分隔的掩埋位线，形成暴露衬底顶表面的多个 第一柱孔(pillar hole)，形成掩埋在第一柱孔中的第一有源柱，在包括第 一有源柱的所得结构的整个表面上形成栅极导电层，通过蚀刻栅极导电层 形成栅电极以覆盖第一有源柱，通过部分蚀刻栅电极来形成暴露第一有源 柱的多个第二柱孔，和形成掩埋在第二柱孔中并连接第一有源柱的第二有 源柱。

根据本发明的另一个方面，提供一种半导体器件，包括：其中形成掩 埋位线的衬底，在衬底上形成并提供第一柱孔的第一隔离层，在第一柱孔 中掩埋的第一有源柱，在第一隔离层上形成并提供暴露第一有源柱的第二 柱孔的栅电极，在第二柱孔中掩埋并连接第一有源柱的第二有源柱，和隔 离相邻栅电极的第二隔离层。

附图说明

图1说明制造具有常规垂直栅极的半导体器件的方法的截面图。

图2A至2C显示现有技术中的问题。

图3说明根据本发明的一个实施方案的半导体器件的截面图。

图4A至4I说明根据本发明的一个实施方案制造包括垂直栅极的半导 体器件的方法的截面图。

图5A说明包括第一柱孔的结构的平面图。

图5B说明包括第一有源柱的结构的平面图。

图5C说明包括栅电极的结构的平面图。

图5D说明包括第二柱孔的结构的平面图。

图5E说明包括第二有源柱的结构的平面图。

具体实施方式