[发明专利]静态随机存取存储器装置及其存取方法

说明书

技术领域

本发明有关于静态随机存取存储器，尤其涉及能够防止产生 稳定性问题的静态随机存取存储器，例如防止写操作时产生静态 噪声容限(noise margin)问题。

背景技术

当前在半导体和电子工业中倾向于制作更小、更快且消耗更 少电力的存储器装置。这些倾向的一个原因是生产相对更小巧且 便携的个人装置有赖于电池电力。此外，为了更小巧且便携，个 人装置也需要增加内存及更强的计算能力与更快的计算速度。鉴 于所有这些倾向，在工业中有一个不断增加的要求，即要求利用 更小巧、更快且更低电力功耗的存储器单元和晶体管提供存储器 装置的核心功能。

例如半导体存储器可以划分为易失性随机存取存储器(Rand  om Access Memories，RAM)或非易失性只读存储器(Read Onl y Memories，ROM)，其中RAM可以是静态随机存取存储器(SR AM)或动态随机存取存储器(DRAM)，主要不同在于它们存储位 状态(state)的方式。举例来说，对于一个SRAM，每个存储器单 元包括实现双稳锁存器(bistable latch)的基于晶体管(transistor- based)的电路，双稳锁存器有赖于晶体管增益及正反馈(例如加 强)以便其能够只假设两个可能的状态中的一个，也就是开(状态 1)或关(状态2)。仅能通过利用电压或其它外部刺激(stimuli)程序 化锁存器或引发(induce)锁存器从一个状态改变为另一个状态。 由于写入到存储器单元中的状态将被保留直到对存储器单元再 程序化，因此这样的措施可以满足存储器单元的需要。

另一方面，DRAM实现一电容器，充电或放电该电容器以储 存单元的开(状态1)或关(状态2)。然而随着电容器放电，必须周 期性地更新DRAM。并且，一般来说，双稳锁存器在两个状态之 间的切换比对电容器充电或放电所花费的时间快得多。

SRAM是可以满足特定应用类型的一种存储器类型。

发明内容

为了解决存储器单元的逻辑状态因半导体工艺改变而产生稳 定性的问题，本发明提出静态随机存取存储器装置及其存取方 法。

本发明揭示了一种静态随机存取存储器装置，包括：第一存 储器单元，耦接于读字线、写字线、第一读位线、第一写位线及 第一互补写位线；第二存储器单元，耦接于所述读字线、所述写 字线、第二读位线、第二写位线及第二互补写位线；字线驱动单 元，耦接于所述读字线与所述写字线；以及第一复用单元与第二 复用单元，分别耦接于所述第一存储器单元与所述第二存储器单 元；其中当来自数据驱动器的输入信号选择所述第二存储器单元 以写入时，所述字线驱动单元则在第一时间间隔内触发所述读字 线，且所述字线驱动单元接着在所述第一时间间隔中的第二时间 间隔内触发所述写字线，以将来自所述数据驱动器的所述输入信 号写入所述第二存储器单元，其中字线驱动单元首先触发读字 线，继而触发写字线，并且所述第一复用单元将第一存储器单元 储存的逻辑状态保持住。

本发明还揭示了一种静态随机存取存储器装置的存取方法， 其中所述静态随机存取存储器装置包括由读字线与写字线所驱 动的第一存储器单元与第二存储器单元，第一复用单元与第二复 用单元，分别耦接于第一存储器单元与第二存储器单元，且所述 第一存储器单元更耦接于第一读位线、第一写位线及第一互补写 位线，所述第二存储器单元更耦接于第二读位线、第二写位线及 第二互补写位线，所述方法包括：当来自数据驱动器的输入信号 选择所述第二存储器单元以写入时，则在第一时间间隔内触发所 述读字线；以及在所述第一时间间隔中的第二时间间隔内触发所 述写字线，以将来自所述数据驱动器的所述输入信号写入所述第 二存储器单元，其中首先触发读字线，继而触发写字线，并且第 一复用单元将第一存储器单元储存的逻辑状态保持住。

通过利用字线驱动单元首先触发读字线，继而触发写字线， 从而使得存储器单元中的逻辑状态不会因半导体工艺的改变而 失真。

附图说明

图1是SRAM的一个实施例的示意图。

图2是SRAM的另一个实施例的图示。

图3是根据本发明说明SRAM的读周期的时序图。

图4是根据本发明说明SRAM的写周期的时序图。

图5是SRAM的另一个实施例的示意图。