[发明专利]比特流缓冲控制器及其控制方法

权利要求书

1.一种用于视频解码器的比特流缓冲控制器，其包括：

第一先进先出缓冲器，用以储存输入比特流；

第二先进先出缓冲器，用以储存有效负荷，其中该有效负荷取自该输入比特流；以及

中断控制器，根据该第一先进先出缓冲器和该第二先进先出缓冲器的充满状态产生中断信号，使得每次加载该有效负荷时，该视频解码器可以无需检查该充满状态即加载该有效负荷。

2.如权利要求1所述的比特流缓冲控制器，其中该视频解码器为H.264/AVC解码器，该第一先进先出缓冲器为比特流先进先出缓冲器，而该第二先进先出缓冲器为原始字节序列负荷先进先出缓冲器。

3.如权利要求2所述的比特流缓冲控制器，还包括：封包化的基本比特流剖析器，如果该输入比特流为封包化的基本比特流形式，则该封包化的基本比特流剖析器从储存于该BSB FIFO中的该输入比特流取得基本比特流形式有效负荷；以及NALU2RBSP剖析器，如果该输入比特流为封包化的基本比特流形式，则该NALU2RBSP剖析器从封包化的基本比特流剖析器输出的基本比特流形式的比特流取得原始字节序列负荷，如果该输入比特流为基本比特流形式，则该NALU2RBSP剖析器从储存于该BSB FIFO中的基本比特流形式的比特流取得原始字节序列负荷。

4.如权利要求2所述的比特流缓冲控制器，还包括进程管理器，用以控制该输入比特流加载该BSB FIFO和该RBSP FIFO的过程。

5.如权利要求4所述的比特流缓冲控制器，其中该进程管理器包括比特流缓冲控制器以及多工器，该比特流缓冲控制器可根据该BSB FIFO的充满状态而用以中止和要求该输入比特流加载该BSB FIFO，而该多工器可根据该RBSP FIFO的充满状态而用以中止和要求该原始字节序列负荷加载RBSPFIFO。

6.如权利要求2所述的比特流缓冲控制器，还包括存储器接口，其连接该BSB FIFO的储存的该输入比特流。

7.如权利要求2所述的比特流缓冲控制器，还包括比特流管理器，用以根据语法规定而取消变换该原始字节序列负荷。

8.如权利要求2所述的比特流缓冲控制器，其中当BSB FIFO的充满状态指标和RBSP FIFO满足预设中断组态时，该中断控制器用以产生中断信号。

9.一种用于视频解码器的比特流缓冲控制方法，其包括：

接收并储存第一先进先出缓冲器的输入比特流；

取得并储存有效负荷，该有效负荷取自第二先进先出缓冲器中的该输入比特流；以及

根据第一先进先出缓冲器和第二先进先出缓冲器的充满状态而产生中断信号，使得该视频解码器在检查模式和未检查模式之间切换，以加载该有效负荷，以致检查该充满状态的频率可以减少。

10.如权利要求9所述的比特流缓冲控制方法，其中该视频解码器为H.264/AVC解码器，该第一先进先出缓冲器为BSB FIFO，而该第二先进先出缓冲器为RBSP FIFO。

11.如权利要求10所述的比特流缓冲控制方法，还包括：如果该输入比特流为封包化的基本比特流形式，则从储存于该BSB FIFO中的该输入比特流取得基本比特流形式有效负荷；以及从该BSB FIFO中取得的储存的该基本比特流形式有效负荷或输入的基本比特流形式有效负荷取得原始字节序列负荷。

12.如权利要求10所述的比特流缓冲控制方法，还包括：根据该BSBFIFO的充满状态而中止和要求该输入比特流加载该BSB FIFO；以及根据该RBSP FIFO的充满状态而中止和要求该原始字节序列负荷加载RBSP FIFO。

13.如权利要求10所述的比特流缓冲控制方法，还包括通过存储器接口以接收该输入比特流的步骤。

14.如权利要求10所述的比特流缓冲控制方法，还包括根据该视频解码器的语法规定而输出被取得的该原始字节序列负荷的步骤。