[发明专利]流水线操作处理器和控制系统

说明书

技术领域

本发明涉及具有流水线处理功能的流水线操作处理器，以及涉及 包括共享存储器的控制系统，所述共享存储器存储由流水线操作处理 器执行的程序和操作数据。更具体地，本发明涉及一种流水线操作处 理器，其在对共享存储器进行共享的另一处理器访问共享存储器时减 小处理效率的劣化，以及涉及包括所述流水线操作处理器的控制系 统。

背景技术

近年来，已经采用具有流水线处理功能的流水线操作处理器来满 足控制系统的高速处理的需求。

传统地，在工厂等的控制系统中利用具有图11所示的配置的系 统。该控制系统包括：流水线操作处理器12，其高速处理来自外部输 入-输出(I/O)设备(例如进程传感器或致动器)的数据；通用处理 器11a和11b，其管理流水线操作处理器12或执行不同的处理；外部 输入-输出(I/O)存储器13，其用作传送外部I/O设备的输入和输出 数据的接口；以及操作存储器14，其存储由流水线操作处理器12执 行的控制程序14a，并且由流水线操作处理器12和通用处理器11a和 11b共享。

流水线处理单元12b包括：取指令单元12b1、指令解码单元 12b2、指令执行和地址生成单元12b3、存储器访问单元12b4和12b5、 以及写单元12b6。流水线处理单元12b还包括控制这些单元之间的数 据路径的旁路控制电路(未示出)、外部I/O存储器访问单元12b8、 操作存储器访问单元12b9、以及连接流水线处理单元12b的各个单元 的流水线总线12b7。

流水线处理单元12b将指令分成分别对应于取指令单元(IF) 12b1、指令解码单元(ID)12b2、指令执行和地址生成单元(MAR) 12b3、存储器访问单元(MADR、MDR)12b4和12b5、以及写单元 (WR)12b6的6个基础级(stage)。因此，并行执行指令以提高处 理的吞吐量。当被调度的级的操作中发生改变时，级的执行在中途被 暂停(suspend)(或停止(stall))，从起点重新开始，或需要改变 指令序列。

由负载指令引起的数据冲突(data hazard)是这种改变的起因 的一个实例。例如，在日本专利No.3435267中公开了一种预测加载 指令的地址的方法，用于防止由数据冲突引起的流水线停止。

例如，在1996年6月26日由Nikkei商业出版公司出版的、由 John L.Hennessy和David A.Patterson撰写的“Computer Architecture and Design(Vol.2)”的第6章第23-70页中公开了流水 线处理的原理以及在流水线处理的执行中解决各种冲突的技术。

图12A和12B示出由工厂等的控制系统进行的流水线处理的典 型操作，所述控制系统利用图11所示的传统流水线操作处理器。

例如，在图12A中所示的6个级中处理指令A至F中的每个， 并且使得每个级的操作与时钟信号同步。各个指令的执行偏移一个 级。

传统地，例如在写单元WR的级中处理指令B的情况下，当经 由存储器访问单元12a从通用处理器11a访问共享存储器时，存储器 访问单元12a发送用于停止流水线处理单元12b的所有级的操作的信 号，如图12B所示，并且在停止期间内经由操作存储器访问单元12b9 访问操作存储器14。

在这种情况下，停止期间中断了运行中的指令B至F的存储器 循环处理，因此，由图12B的虚线包围的级的操作阶段从同步存储器 的操作阶段改变，并且不能正常执行。

因此，在如图12B所示停止流水线处理被取消之后，指令B至F 需要再次执行。因此，大大降低流水线操作处理器12的处理效率。

即，当被调度的操作中发生改变时，由于从起点重新开始运行到 中途的流水线处理级的缺点，所以使用传统流水线操作处理器的处理 性能会劣化。

发明内容

本发明的目的在于提供一种流水线操作处理器和一种包括该流 水线操作处理器的控制系统，其在访问共享存储器时可继续流水线处 理，同时防止由于指令之间的数据路径的同步位移(displacement) 而发生的冲突，减少流水线操作处理器处理效率的劣化，并且使得能 够高速执行控制程序。

根据本发明一个实施例的一种控制系统包括：

一个或多个通用处理器；