[发明专利]具有多个压控振荡器的锁相环电路

说明书

技术领域

本发明涉及集成电路，且更具体地涉及集成电路上的电路，其允许几个压控振荡器中的一个可选择地切换到在电路如锁相环中使用。

背景技术

数字集成电路通常包含模拟电路。例如，一些数字集成电路包含模拟锁相环电路。模拟锁相环电路可用作时钟和数据恢复电路或其他电路的一部分。

在某些类型的电路中，如可编程逻辑电路，逻辑设计者可具有将锁相环电路用于多种潜在应用的选项。例如，根据设计者的需要，锁相环电路可用作同步光纤网(SONET)收发器的一部分或用作千兆比特以太网收发器的一部分。这些电路可具有不同的工作要求。例如，SONET电路可能需要很低的相位噪声，而这可能不是千兆比特以太网或其他基于不严格应用的电路的要求。另一个例子是可调用VCO以提供不同的自由运行频率。

锁相环电路可包含压控振荡器。在压控振荡器中，功耗和相位噪声之间一般有折衷。注意，与在PLL(锁相环)环境中VCO(压控振荡器)相关的功耗一般是固定量。因此，设计具有严格的低相位噪声、消耗相当多功率的PLL对于不严格要求相位噪声的应用则是浪费。相反，如果VCO设计为低功率器件，在更严格的应用中它可能不满足相位噪声要求。下面是一个例子。

当收发器如SONET收发器要求低相位噪声，可能必须为该收发器使用消耗相当大量功率的锁相环和压控振荡器设计。然而当收发器如千兆比特以太网收发器不要求同样的低相位噪声时，使用消耗较少功率的压控振荡器和锁相环设计可节省功率。

为了使功耗最小，同时满足所需的性能水平，常规的集成电路有时使用具有多个锁相环的布置，每个具有相应最优的压控振荡器。这种类型的布置使得可以用适当定制的锁相环电路操作集成电路，但是导致重复且因此消耗了大量的电路面积。

因此需要提供改进的方法，以在集成电路上实现振荡器电路。

发明内容

根据本发明，提供了可配置压控振荡器电路。可配置压控振荡器电路可由并联的多个压控振荡器形成。切换电路可用于将所需的压控振荡器之一切换为使用。这个布置允许提供多个压控振荡器，其中每一个为潜在的不同应用而优化(例如，不同频率、噪声水平、功耗水平等)。

可配置压控振荡器电路可用在任何适合的电路中。例如，可配置压控振荡器电路可用在可配置锁相环中。

锁相环电路可包括具有缓冲器输出的缓冲器以及具有输入和输出的复用器。锁相环电路可包括并联的多个压控振荡器。每个压控振荡器可被施加于该压控振荡器的控制输入的控制信号所控制。每个压控振荡器的控制输入可连接到缓冲器输出。每个压控振荡器的输出可连接到对应的复用器输入之一。复用器可调节为将所需的其输入之一连接到其输出，因此选择哪个压控振荡器用于操作锁相环。

断电晶体管可用于禁用不用的压控振荡器以节约功率。断电晶体管和复用器可被来自可编程元件的静态控制信号控制。

压控振荡器中的一个或多个可使用单独的集成电路实现。单独的集成电路可用穿透芯片的通孔(through-chip via)也称为穿透硅的通孔(through-silicon via)(TSV)连接到锁相环电路的其余部分在其中实现的集成电路。

通过附图和优选实施例的下列详细说明，本发明的其他特征、本质和各种优点将更明显。

附图说明

图1所示为常规锁相环。

图2所示为包含多个锁相环的常规集成电路。

图3所示为根据本发明的一个实施例，包含可配置压控振荡器电路的集成电路。

图4所示为根据本发明的一个实施例，包含可配置压控振荡器电路的锁相环。

图5所示为根据本发明的一个实施例，可用于向图4所示类型的锁相环中的多个并联的压控振荡器馈送控制信号的示例缓冲器。

图6所示为根据本发明的一个实施例，可用于将所需的压控振荡器切换到在锁相环中使用的示例复用器。

图7所示为根据本发明的一个实施例的示例系统，其中使用外部集成电路提供用于可调锁相环的一个或多个压控振荡器。

图8所示为根据本发明的一个实施例，图7所示类型的示例系统的截面侧视图。

具体实施方式