[发明专利]具有多层互连结构的半导体器件

说明书

本申请是申请日为2007年10月26日、申请号为200710167851.5、发明名称为“具有多层互连结构的半导体器件”的发明专利申请的分案申请。

技术领域

本发明涉及一种半导体器件，尤其涉及一种具有多层互连结构的半导体器件。

背景技术

在现今高度微型化的半导体器件中，使用所谓的多层互连结构来电连接在衬底上形成的大量半导体元件。在多层互连结构中，叠置了大量嵌入有互连图案的层间绝缘膜，其中一个层的互连图案通过层间绝缘膜中形成的接触孔连接至相邻层的互连图案或连接至在衬底中的扩散区域。

专利文献1：日本特开专利申请2005-286058

专利文献2：日本特开专利申请2005-191540

专利文献3：日本特开专利申请2004-296644

专利文献4：日本特开专利申请2004-273523

专利文献5：日本特开专利申请2003-197623

专利文献6：日本特开专利申请2001-298084

图1为说明在传统多层互连结构中出现的问题的示意图。

请参考图1，通过SiC、SiN等的蚀刻停止膜12在形成一部分多层互连结构的绝缘膜11上形成层间绝缘膜13，以及通过SiC、SiN等的蚀刻停止膜14在层间绝缘膜13上进一步形成层间绝缘膜15。

此外，通过类似的蚀刻停止膜16在层间绝缘膜15上形成层间绝缘膜17，以及通过类似的蚀刻停止膜18在层间绝缘膜17上进一步形成层间绝缘膜19。

在层间绝缘膜13中，嵌入有例如Cu图案的导体图案13A，其状态为在导体图案13A的侧壁表面和底部表面均覆盖有Ta/TaN分层结构等的阻挡金属膜13a，而在层间绝缘膜17中，嵌入有Cu互连图案17A，其状态为在Cu互连图案17A的侧壁表面和底部表面均覆盖有Ta/TaN分层结构等类似的阻挡金属膜17a。

此外，从Cu互连图案17A穿过层间绝缘膜15并在层间绝缘膜15的下方延伸出Cu通路塞(via-plug)17B，其状态为在Cu通路塞17B的侧壁表面和底部表面均覆盖有阻挡膜17a的延伸部，其中通路塞17B与绝缘膜11中的导体图案13A接触。

上述Cu互连图案17A以及Cu通路塞17B分别形成在层间绝缘膜17的相应互连沟槽中以及在层间绝缘膜15的相应通路塞中，其中通过镶嵌工艺形成Cu互连图案17A以及Cu通路塞17B，在此工艺中，在Cu互连图案17A以及Cu通路塞17B的表面覆盖阻挡金属膜17a之后，在形成Cu互连图案17A以及Cu通路塞17B的沟槽中充满在层间绝缘膜17上沉积的Cu层。此外，通过CMP工艺去除在层间绝缘膜17上不必要的Cu层。特别地，在双镶嵌工艺中，同时形成Cu互连图案17A以及Cu通路塞17B。

同时，在利用上述双镶嵌工艺形成Cu互连图案17A以及通路塞17B中，众所周知的是由于在形成阻挡金属膜17a时施加的热量以及在层间绝缘膜与构成互连图案17A或通路塞17B的铜之间的热膨胀系数差，而在互连图案17A或通路塞17B中留有张应力。

在互连图案17A或通路塞17B中聚集残留张应力的情况下，存在由随后施加的热退火工艺等导致的应力迁移，其中少量的铜原子趋于从造成小残留应力的通路塞17B中迁移至造成大残留应力的互连图案17A。这种铜迁移现象也可以视为由于向通路塞17B的应力迁移而造成在互连层17A中形成的空隙(原子空隙)流动。因此，在通路塞17B中趋向于导致空隙的聚集，特别在阻挡金属膜17a的阶梯覆盖较差的部分中，结果导致形成空洞(void)，同时这种空隙的积累可导致接触不良。

应该注意的是这种应力迁移现象也可以由在图2的平面图中所示的导体图案20中产生。

请参考图2，导体图案20具有宽主体图案21以及从其延伸而出的窄延伸图案22A、22B，其中延伸图案22A、22B通过各自的接触孔22a、22b分别与其它层的导体图案相连。

请参考图2，在包括有导体图案21的互连层上形成上述其它层的互连层，其具有宽主体图案31以及从主体图案31延伸而出的窄延伸部32A、32B。在所述的例子中，主体图案21的延伸部22A通过通路塞32b在接触孔22a处与主体图案31的延伸部32B相连。

图3示出了包括图2中的延伸部22A、22B的横截面图。