[发明专利]特别为电源电压低于1V的应用生成温度补偿电压基准的电路有效
| 申请号: | 200910140925.5 | 申请日: | 2009-05-13 |
| 公开(公告)号: | CN101615050A | 公开(公告)日: | 2009-12-30 |
| 发明(设计)人: | A·康特;M·米西彻;R·R·格拉索 | 申请(专利权)人: | 意法半导体股份有限公司 |
| 主分类号: | G05F3/30 | 分类号: | G05F3/30 |
| 代理公司: | 中国专利代理(香港)有限公司 | 代理人: | 王 岳;王忠忠 |
| 地址: | 意大利*** | 国省代码: | 意大利;IT |
| 权利要求书: | 查看更多 | 说明书: | 查看更多 |
| 摘要: | |||
| 搜索关键词: | 特别 电源 电压 低于 应用 生成 温度 补偿 基准 电路 | ||
1.一种用于生成经温度补偿的电压基准(VBG)的电路(10), 该电路包括至少一个带隙电压发生器电路(13),该至少一个带隙电 压发生器电路被插入到第一电压基准(VDD)和第二电压基准(GND) 之间并且包括运算放大器(OA1),该运算放大器又具有连接到输入 级(15)的第一和第二输入端子(T1,T2),输入级(15)耦联到 所述第一和第二输入端子(T1,T2),并且包括至少一对第一和第 二双极晶体管(Q1,Q2)用于生成与温度成比例的第一电压分量(Δ VBE),其特征在于该用于生成经温度补偿的电压基准(VBG)的电 路(10)包括控制模块(14),该控制模块通过与至少一个第一控制 节点(Xc1)相联系的方式连接到所述带隙电压发生器电路(13), 所述第一控制节点(Xc1)耦合至所述输入级(15)的所述第一双极 晶体管(Q1)的基极端子,向该至少一个第一控制节点(Xc1)供应 偏置电压值(VBase),该偏置电压值包括至少一个随着温度增加的 电压分量,以用于补偿所述第一和第二双极晶体管(Q1,Q2)的基 极-发射极电压(Vbe)的变动并且确保所述运算放大器(OA1)的一 对输入晶体管的开启,所述用于生成经温度补偿的电压基准(VBG) 的电路(10)具有适合于供应经温度补偿的电压基准(VBG)的输出 端子(OUT),该经温度补偿的电压基准是通过将与温度成比例的所 述第一电压分量(ΔVBE)以及与温度成反比例的第二分量(VBE3) 进行求和而得到的,所述控制模块(14)还通过与另外的控制节点 (Xc3)相联系的方式连接到基准模块(11),所述基准模块(11) 适合于供应被镜像在基准电压值(Viref)中的不随温度变化的基准 电流值(Iref)。
2.根据权利要求1的用于生成经温度补偿的电压基准(VBG)的 电路(10),其中,所述第一双极晶体管(Q1)连接在所述运算放 大器(OA1)的所述第二输入端子(T2)与所述第二电压基准(GND) 之间,并且所述第二双极晶体管(Q2)与电阻元件(R2)串联地连 接在所述运算放大器(OA1)的所述第一输入端子(T1)与所述第二 电压基准(GND)之间,其特征在于所述控制模块(14)通过与所述 输入级(15)的所述第一和第二双极晶体管(Q1,Q2)的共用基极 端子相联系的方式连接到所述带隙电压发生器电路(13)。
3.根据权利要求1的用于生成经温度补偿的电压基准(VBG)的 电路(10),其特征在于,所述控制模块(14)包括:
-第一和第二MOS晶体管(M5,M6),该第一和第二MOS晶 体管相互串联地插入到所述第一电压基准(VDD)与所述第一控制节 点(Xc1)之间并且通过与内电路节点(X4)相联系的方式互联;和
-第三和第四MOS晶体管(M10,M7),该第三和第四MOS 晶体管相互串联地插入到所述第一电压基准(VDD)与又一内电路节 点(X5)之间,
所述第一MOS晶体管(M5)具有控制端子,且所述第二MOS 晶体管(M6)具有控制端子,所述第一MOS晶体管的控制端子连接 到所述第三MOS晶体管(M10)的控制端子,所述第二MOS晶体 管的控制端子连接到所述第四MOS晶体管(M7)的控制端子,继而 成二极管接法,所述第一和第三MOS晶体管(M5,M10)的共用控 制端子连接到所述运算放大器(OA1)的输出端子(Tout)。
4.根据权利要求3的用于生成经温度补偿的电压基准(VBG)的 电路(10),其特征在于,所述控制模块(14)还包括:
-第五和第六MOS晶体管(M8,M9),该第五和第六MOS晶 体管相互并联地插入到所述第一控制节点(Xc1)与所述第二电压基 准(GND)之间,所述第五MOS晶体管(M8)具有与所述内电路 节点(X4)相连接的控制端子,且所述第六MOS晶体管(M9)具 有与所述另外的控制节点(Xc3)相连接的控制端子;和
-第七MOS晶体管(M11)和电阻元件(R3),该第七MOS 晶体管(M11)和电阻元件(R3)相互并联地插入到所述又一内电路 节点(X5)与所述第二电压基准(GND)之间,所述第七MOS晶体 管(M11)具有与所述另外的控制节点(Xc3)相连接的控制端子。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于意法半导体股份有限公司,未经意法半导体股份有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/200910140925.5/1.html,转载请声明来源钻瓜专利网。
- 上一篇:一种基于蓝牙的多点采集数据装置及方法
- 下一篇:一种高可靠性智能交通信号机





