[发明专利]移位寄存装置

说明书

技术领域

本发明涉及一种平面显示器的驱动装置，且尤其涉及一种液晶显示器的移位寄存装置。

背景技术

近年来，随着半导体科技的蓬勃发展，携带型电子产品及平面显示器产品也随之兴起。而在众多平面显示器的类型当中，液晶显示器(Liquid Crystal Display，LCD)基于其低电压操作、无辐射线散射、重量轻以及体积小等多项优点，已成为显示器产品的主流。

传统上，用以开启液晶显示面板内各列像素的有源元件，且制作在Y侧控制板(Y-Board，即印刷电路板)上的栅极驱动器(gate driver)主要由多级移位寄存器(shift register)彼此串接所构成。一般而言，每一级移位寄存器是利用互补式金氧半导体(以下简称为CMOS)D型触发器(flip-flop)来实现的。

然而，众所周知的是，每一级CMOS D型触发器都需要大量的数字逻辑元件(digital logic element)，例如：与非门(NAND gate)、非门(NOT gate)、传输门(transmission gate)等。如此一来，当液晶显示面板的分辨率(resolution)越高时，制作在Y侧控制板上的栅极驱动器会占据/耗费越大的布局面积，从而增加生产成本。

发明内容

本发明提供一种移位寄存装置，其每一级移位寄存器仅需由少数几个有源元件和无源元件构成即可，由此来大幅度地降低所需占据/耗费的布局面积。

本发明提供一种移位寄存装置，其包括有多级串接在一起的移位寄存器。每一级移位寄存器都具有第一输入端与输出端，其中第i级移位寄存器的输出端连接至第(i+1)级移位寄存器的第一输入端，且i为正整数。

在本发明的一实施例中，第i级移位寄存器包括第一晶体管至第四晶体管以及电容。其中，第一晶体管的栅极用于接收第一时钟脉冲信号，而第一晶体管的第一漏/源极则用于接收一第一电压。第二晶体管的栅极用于作为第i级移位寄存器的第一输入端，且连接第(i-1)级移位寄存器的输出端，第二晶体管的第一漏/源极连接第一晶体管的第二漏/源极，而第二晶体管的第二漏/源极则连接至一第二电压。

电容的第一端连接第一晶体管的第二漏/源极，而电容的第二端则连接至所述第二电压。第三晶体管的栅极连接电容的第一端，第三晶体管的第一漏/源极用于接收第二时钟脉冲信号，而第三晶体管的第二漏/源极则用于作为第i级移位寄存器的输出端。第四晶体管的栅极连接第三晶体管的栅极，第四晶体管的第一漏/源极连接第三晶体管的第二漏/源极，而第四晶体管的第二漏/源极则连接至所述第二电压。

在本发明的一实施例中，第一与第三晶体管为第一型晶体管，而第二与第四晶体管为第二型晶体管。

在本发明的一实施例中，所述第一时钟脉冲信号的周期至少为所述第二时钟脉冲信号的周期的两倍。

本发明另提供一种具有上述移位寄存装置的栅极驱动器，以及具有此栅极驱动器的液晶显示器。

基于上述，本发明的移位寄存装置内的每一级移位寄存器仅需由少数几个有源元件和无源元件(即P、N型晶体管与电容)构成即可，甚至在某些条件下并不需要利用无源元件(之后再详加介绍)，且更不需利用传统的数字逻辑元件。因此，本发明的每一级移位寄存器相比较于传统的CMOS D型触发器所构成的移位寄存器而言，其所需占据/耗费的布局面积相对较小，从而可以达到降低生产成本的目的。

应了解的是，上述一般描述及以下具体实施方式仅作为例示性及阐释性的描述，其并不能限制本发明所欲保护的范围。

附图说明

图1为本发明一实施例的液晶显示器100的结构示意图；

图2为本发明第一实施例的移位寄存装置201的示意图；

图3为本发明第一实施例的移位寄存器SR_j的内部电路图；

图4为本发明第一实施例的移位寄存器SR_j的操作时序图；

图5为本发明第二实施例的移位寄存装置501的示意图；

图6为本发明第二实施例的移位寄存器SR_j’的内部电路图；

图7为本发明第三实施例的移位寄存装置701的示意图；

图8为本发明第三实施例的移位寄存器SR_j”的内部电路图；

图9为本发明第四实施例的移位寄存装置901的示意图；

图10为本发明第四实施例的移位寄存器SR_j”’的内部电路图；