[发明专利]触发器以及流水线模数转换器

说明书

技术领域

本发明有关于触发器(flip-flop)，更具体地，为有关触发器以及流水线 (pipelined)模数转换器(Analog-to-Digital Converter，ADC)。

背景技术

触发器能够提供2分频器(frequency divide-by-2 divider)的功能。图1为基于 D触发器的传统的2分频器的示意图。当现有技术中的分频器接收到时钟信号 CLK时，将产生具有时钟信号CLK一半频率CLK/2的输出信号。实践中时钟 信号CLK/2需要具有精确的50％占空比(duty cycle)。请参阅图2，图2为传统的 分频器的内部示意图。其中CLK_代表时钟信号CLK的反相信号。因为传统的 分频器的数据传输路径包含两个反相器以及两个切换开关，而且传统的分频器 不是差分电路(differential circuitry)，因此输出信号CLK/2的占空比将不是50％， 同时还会引进抖动(jitter)。

发明内容

由于现有技术中输出信号的占空比不是50％，同时还会引进抖动的缺陷， 本发明目的之一在于提供一种触发器以及流水线模数转换器。

本发明提供一种触发器，包含：传感放大器级，包含：第一N型晶体管， 包含用于接收时钟信号的栅极，以及用于接收接地信号的源极；第二N型晶体 管，包含用于接收第一数据信号的栅极，以及耦接于该第一N型晶体管的漏极 的源极；第三N型晶体管，包含接收第二数据信号的栅极以及耦接于该第一N 型晶体管的该漏极的源极；第四N型晶体管，包含用于接收该接地信号的栅极 以及用于接收该接地信号的源极，以及耦接于第一节点的漏极；第五N型晶体 管，包含耦接于该第二N型晶体管的漏极的源极以及耦接于该第一节点的漏极； 第六N型晶体管，包含耦接于复位信号的栅极，用于接收该接地信号的源极， 以及耦接于第二节点的漏极；第七N型晶体管，包含耦接于该第三N型晶体管 的漏极的源极以及耦接于该第二节点的漏极；第一P型晶体管，包含用于接收 该时钟信号的栅极，耦接于该第五N型晶体管的栅极的第一端，以及耦接于该 第七N型晶体管的一栅极的第二端；第二P型晶体管，包含用于接收该时钟信 号的栅极以及耦接于该第一节点的漏极；第三P型晶体管，包含耦接于该第五N 型晶体管的该漏极以及该第二节点的栅极，耦接于该第一节点的漏极，以及耦 接于该第二P型晶体管的源极的源极；第四P型晶体管，包含用于接收该时钟 信号的栅极以及耦接于该第二节点的漏极；第五P型晶体管，包含耦接于该第 七N型晶体管的该栅极以及该第一节点的栅极，耦接于该第二节点的漏极，以 及耦接于该第四P型晶体管的源极的源极；第六P型晶体管，包含用于接收该 接地信号的栅极，耦接于该第二P型晶体管的该源极的漏极，以及用于接收电 源信号的源极；以及第七P型晶体管，包含用于接收该复位信号的栅极，耦接 于该第四P型晶体管的该源极的漏极，以及用于接收该电源信号的源极；以及 锁存级，包含：第八N型晶体管，包含耦接于该第一节点的栅极，以及用于接 收该接地信号的源极；第九N型晶体管，包含耦接于该第二节点的栅极，以及 用于接收该接地信号的源极；第十N型晶体管，包含用于接收该第二数据信号 的栅极，以及耦接于该第八N型晶体管的漏极的源极；第十一N型晶体管，包 含用于接收该第一数据信号的栅极，以及耦接于该第九N型晶体管的该漏极的 源极；第十二N型晶体管，包含用于接收该时钟信号的栅极，耦接于该第十N 型晶体管的漏极的源极，以及耦接于第三节点的漏极；第十三N型晶体管，包 含用于接收该时钟信号的栅极，耦接于该第十一N型晶体管的漏极的源极，以 及耦接于第四节点的漏极；第八P型晶体管，包含耦接于该第一节点的栅极， 用于接收该电源信号的源极，以及耦接于该第三节点的漏极；第九P型晶体管， 包含耦接于该第二节点的栅极，用于接收该电源信号的源极，以及耦接于该第 四节点的漏极；以及锁存单元，耦接于该第三节点以及该第四节点之间。

本发明又提供一种流水线模数转换器，包含：触发器；时钟产生器，用于 根据第一输出信号以及第二输出信号，产生第一相位信号以及第二相位信号， 其中，该第一输出信号以及该第二输出信号由该触发器的该第三节点以及该第 四节点提供；以及多个串联的转换级，其中多个顺序控制的转换级的每一者均 包含：子ADC，用于根据该第一相位信号以及该第二相位信号处理输入信号， 以产生数字信号；以及乘法型数模转换器，用于根据该第一相位信号以及该第 二相位信号处理该输入信号以及该数字信号。