[发明专利]形成集成电路结构的方法

说明书

技术领域

本发明涉及集成电路，尤其涉及用以分隔集成电路的隔离结构的形成。

背景技术

集成电路形成于半导体基底的表面上，其主要为硅基底。半导体元件间通过接近基底表面的隔离结构(isolation structure)而彼此隔离。隔离结构包括场氧化(field oxides)区及浅沟槽绝缘区(STI)。

场氧化区常使用硅的局部氧化(LOCOS)来形成。典型的工艺包括于基底上毯覆式形成掩模层，并接着将掩模层图案化以露出下方硅基底的部分区域。接着，于含氧气氛中进行热氧化(thermal oxidation)以将硅基底所露出的部分氧化。接着，将掩模层移除。

随着集成电路尺寸的缩小化，浅沟槽绝缘区还常用作隔离结构。图1显示一集成电路结构的俯视图，其包括金属氧化物半导体元件(MOS元件)2与12。金属氧化物半导体元件2包括形成于有源区6上的多晶栅极(gate poly)4。金属氧化物半导体元件12包括形成于有源区16上的多晶栅极14。有源区6与16借由浅沟槽绝缘区8而彼此分离，浅沟槽绝缘区8包括平行于金属氧化物半导体元件2与12的栅极长度方向(即源极至漏极的方向，source-to-drain direction)的浅沟槽绝缘条(STI strips)8₁，以及包括平行于栅极宽度方向的浅沟槽绝缘条8₂。

浅沟槽绝缘区8的形成一般是在形成金属氧化物半导体元件前进行。在随后的高温工艺步骤中(可能于高温700℃下进行)，由于浅沟槽绝缘区8与有源区6与16之间的热膨胀系数不同，会产生应力。因此，浅沟槽绝缘区8会将应力导入有源区6与16，影响金属氧化物半导体元件2与12的运行。此外，源极/漏极区的形成需要注入掺杂物(dopant implantation)。在有源区6与16靠近浅沟槽绝缘区8的部分，掺杂浓度可能会因掺杂物扩散进入浅沟槽绝缘区8而有所变动(fluctuations)。

使情况更糟糕的是，一般而言，浅沟槽绝缘条8₁的宽度W1会大于浅沟槽绝缘条8₂的宽度W2。这使得浅沟槽绝条8₂较容易产生孔洞。这会造成浅沟槽绝缘条8₂在栅极长度方向所产生的应力不利地改变。因此，业界亟需能解决上述问题的方法。

发明内容

本发明的目的在于提供一种形成集成电路结构的方法，以克服现有技术的缺陷。

本发明提供一种形成集成电路结构的方法，包括提供半导体基底，于半导体基底中形成第一绝缘区，在形成第一绝缘区后，于半导体基底的表面形成金属氧化物半导体元件，其中形成金属氧化物半导体元件的步骤包括形成源极/漏极区，以及在形成金属氧化物半导体元件后，于半导体基底中形成第二绝缘区，其中该第一绝缘区邻接该源极/漏极区的一第一边，而该第二绝缘区邻接该源极/漏极区的一第二边，且其中该第一边平行于该金属氧化物半导体元件的源极至漏极方向，而该第二边垂直于该金属氧化物半导体元件的源极至漏极方向。

本发明还提供一种形成集成电路结构的方法，包括提供半导体基底，于该半导体基底中形成一第一绝缘区，形成金属氧化物半导体元件，包括半导体基底的顶表面形成栅极堆叠，于栅极堆叠的侧壁形成栅极间隙壁，形成邻接于栅极间隙壁的源极/漏极区，以及于源极/漏极区上形成硅化物区，蚀刻硅化物区的一部分与源极/漏极区的一部分以形成沟槽，其中沟槽借由源极/漏极区的余留部分而与栅极间隙壁的外围分隔，且其中沟槽延伸至源极/漏极区的底部下方，以及于金属氧化物半导体元件上形成层间介电层，其中层间介电层延伸进入沟槽而形成浅沟槽绝缘区，其中该第一绝缘区邻接该源极/漏极区的一第一边，而该浅沟槽绝缘区邻接该源极/漏极区的一第二边，且其中该第一边平行于该金属氧化物半导体元件的源极至漏极方向，而该第二边垂直于该金属氧化物半导体元件的源极至漏极方向。

本发明实施例具有数个优点。借着采取两阶段形成浅沟槽绝缘区，对于邻近浅沟槽绝缘区的金属氧化物半导体元件所造成的不利应力可减小。掺杂浓度的变动也可减小。

为让本发明的上述和其他目的、特征、和优点能更明显易懂，下文特举出优选实施例，并配合附图，作详细说明如下：

附图说明

图1显示公知集成电路结构的俯视图，其中金属氧化物半导体元件借由浅沟槽绝缘区而彼此隔离。

图2A-图8显示本发明实施例中间工艺步骤的剖面图与俯视图。

图9显示一集成电路的俯视图，其中浅沟槽绝缘区具有不规则形状。

图10显示本发明的一N型金属氧化物半导体元件的实施例。