[发明专利]新型SRAM单元阵列结构

说明书

技术领域

本发明总地涉及静态随机存取存储器(SRAM)，更具体地涉及SRAM 单元阵列结构。

背景技术

半导体存储器件包括，例如，静态随机存取存储器，或SRAM，和动 态随机存取存储器，或DRAM。DRAM存储器单元只有一个晶体管和一个 电容器，因此它具有高集成度。但是DRAM需要持续的刷新，它的功率损 耗和低速限制了它主要用于电脑主存储器。SRAM单元，另一方面，为双 稳的，意味着只要提供足够的功率它可以无限期地维持它的状态。SRAM 可以在更高速和更低功率损耗下操作，因此电脑高速缓冲存储器专用 SRAM。其它应用包括嵌入式存储器和网络设备存储器。

一种公知的SRAM单元的传统结构为包括6个金属氧化物半导体 (MOS)晶体管的6晶体管(6T)单元。简要地，6T SRAM单元100，如 图1所示，包括两个同样的交叉耦合反相器102和104形成闩锁电路，例 如，一个反相器的输出连接到另一个反相器的输入。闩锁电路连接到电源 和地之间。每个反相器102和104包括NMOS下拉晶体管115或125以及 PMOS上拉晶体管110或120。当一个被拉到低电压，另一个被拉到高电压， 反相器的输出用作两个存储节点C和D。互补位线对150和155分别通过 一对传输门晶体管130和135耦合到存储节点对C和D。传输门晶体管130 和135的栅极一般连接到字线140。当字线电压切换到系统高压，或V_CC时，传输门晶体管130和135开启以允许存储节点C和D可以分别通过位 线对150和155达到。当字线电压切换到系统低压，或V_SS，传输门晶体管 130和135关断，存储节点C和D本质上与位线绝缘，尽管可以发生一些 漏电。然而，只要V_CC维持在门限值之上，存储节点C和D的状态就无限 期地维持。

再次参考图1，在数据保持操作期间，例如，SRAM单元100没有被 读和被写，位线150和155都箝到V_CC。当写SRAM单元100的时候，位 线对之一，例如150，转到地(V_SS)，同时另一条位线155维持在V_CC。 位线150上的V_SS将把节点C拉到V_SS，不管它在前的状态。这就是将低压 写到节点C。如果想要将低压写到节点D，位线155将摆动到V_SS，同时位 线150维持在V_CC。SRAM可以被写到多快依赖于V_SS和V_CC之间的电压差。 使用现代工艺技术缩小晶体管尺寸以及降低V_CC，SRAM单元写速度成为 一个问题。

因此，需要一种可以在写操作期间提高两条位线之间的电压差的 SRAM单元阵列结构。

发明内容

本发明公开了一种静态随机存取存储器(SRAM)单元阵列结构。根 据本发明的一个实施例，SRAM单元结构包括耦合到SRAM单元的列的第 一和第二位线，第一和第二位线基本彼此平行并且通过第一金属层形成， 以及置于第一和第二位线之间的第一导线，其跨越SRAM单元的列并且不 与该列电连接，第一导线也通过第一金属层形成。

根据另一个实施例，SRAM单元阵列结构还包括通过第一金属层形成 的第二导线，其置于第一导线和位线对之一之间，第二导线没有电耦合到 SRAM单元上。

根据本发明的又一个实施例，一种静态随机存取存储器(SRAM)单 元阵列结构，包括：耦合到SRAM单元的列的第一和第二导线，第一和第 二导线基本彼此平行并且通过第一金属层形成；以及置于第一和第二导线 之间的第三导线，其跨越所述SRAM单元的列并且不造成到其上的电连接， 第三导线也通过第一金属层形成。