[发明专利]一种数字信号处理器加载方法、电子装置以及电子系统

说明书

技术领域

本发明涉及计算机技术领域，具体涉及一种数字信号处理器加载方法、电子装置以及电子系统。

背景技术

随着数字电路的日益发展，通常由基本的门电路和触发器构成的现场可编程门阵列(FPGA，Field Programmable Gate Array)，以其具有速度快，应用灵活等特点，越来越多的与中央处理器(CPU，Center Process Unit)、数字信号处理器(DSP，Digital Signal Processing)组成高速数字电路系统。这类系统中的DSP和FPGA大多数都有CPU进行加载配置，才可以使用。有些DSP在上电之后，使用之前需要加载复位配置字(RCW，Reset Configuration Word)，加载RCW的目的是配置DSP上的时钟和接口等硬件资源。

现有DSP加载RCW的方法是增加一个单独的存储器件，如电可擦可编程只读存储器(EEPROM，Electrically Erasable Programmable Read-Only Memory)，将需要加载的RCW存储在EEPROM中，当启动DSP的后，DSP从EEPROM中通过集成电路总线(I²C，Intel-Integrated Circuit bus)或者串行外围设备接口(SPI，Serial Peripheral Interface)等串行接口中获取到RCW，参见图1所述，为现有技术中启动装置后，装置中的DSP获取EEPROM中的RCW的示意简图。具有图中所示闪存Flash模块、EEPROM模块、CPU模块、FPGA模块和DSP模块的装置(或者数字电路系统)在上电后，CPU模块启动，当CPU模块中输出的复位信号POR为高电平时，DSP模块根据接收到POR为高电平信号，从EEPROM模块中获取存储的RCW，EEPROM模块与DSP模块通信的接口可以是I²C或者SPI等；根据获取的RCW执行对DSP中的时钟和接口等硬件资源的配置。图1中Flash模块和FPGA模块不参与DSP加载RCW，FPGA模块通过本地总线(Local Bus)接受CPU的控制。

采用这种DSP加载RCW的方法，由于EEPROM中存储的数据不能由CPU控制，因此，更新存储在EEPROM中的RCW非常不方便，且不利于远程升级RCW。而且，单独的EEPROM模块增加生产装置的成本，不利于设备的小型化。

发明内容

本发明实施例提供一种数字信号处理器DSP加载方法和电子装置，使得不需要单独的EEPROM模块为DSP提供需要加载的RCW。

本发明实施例提供一种数字信号处理器DSP加载方法，包括：

DSP接收现场可编程门阵列FPGA发送的通知DSP执行初始化的信号；

所述DSP根据所述接收到通知DSP执行初始化的信号，获取所述FPGA中存储的复位配置字RCW；

所述DSP根据所述获取的RCW，执行对所述DSP的硬件资源的配置。

本发明实施例还提供一种电子装置，包括：

接收单元，用于接收现象可编程门阵列FPGA发送的通知执行初始化的信号；

获取单元，用于根据所述接收到通知执行初始化的信号，获取所述FPGA中存储的复位配置字RCW；

配置单元，用于根据所述获取的RCW，执行对硬件资源配置。

本发明实施例还提供一种电子系统，包括：

数字信号处理器，用于接收现象可编程门阵列FPGA发送的通知执行初始化的信号；根据所述接收到通知执行初始化的信号，获取所述FPGA中存储的复位配置字RCW；根据所述获取的RCW，执行对硬件资源配置。

本发明实施例中DSP通过的FPGA中的存储单元中存储的RCW，来获取需要加载的RCW。由于FPGA可以由CPU来控制，因此，存储在FPGA中存储单元上的RCW可以由CPU控制更新，并实现远程控制。不用单独增加存储单元为DSP提供RCW，降低了生产成本。

附图说明

图1是现有技术中DSP加载RCW时装置中的信号流向示意简图；

图2是本发明实施例一提供的一种DSP加载方法的流程简图；

图3是本发明实施例二中装置中信号流向示意简图；

图4是本发明实施例二提供的一种DSP加载方法的流程简图；

图5是本发明实施例三提供的一种电子装置逻辑图；

图6是本发明实施例四提供的一种电子装置逻辑图；

图7是本发明实施例五提供的一种电子系统逻辑图。

具体实施方式