[发明专利]金属氧化物半导体晶体管结构

说明书

技术领域

本发明有关于一种高电压结构，特别有关于一种高电压金属氧化物半导 体(High Voltage Metal Oxide Semiconductor，HVMOS)晶体管结构。

背景技术

高电压MOS是应用于高电压下的金属氧化物(MOS)装置，其中的高电压可 能比提供给I/O电路的电压还要高。HVMOS装置可用作开关并被广泛应用于音 频输出驱动器(audio output driver)、CPU电源供应器(power supply)、电力管理系 统(power management system)、AC/DC转换器(converter)、LCD或等离子电视驱 动器(plasma television driver)、汽车电子零件(automobile electronic component)、 PC周边装置(peripheral device)、小型直流电动机控制器(DC motor controller)以及 其它消费电子装置。

图1为传统高电压NMOS装置的剖视示意图。如图1所示，高电压NMOS 装置101包括栅极210，栅极210覆盖P型硅衬底(substrate)100的部分区域，还 包括形成于P型硅衬底100中的深N型阱(Deep N Well，DNW)110、形成于P型 硅衬底100中并接近于栅极210的第一边缘(edge)210a且与第一浓度 (concentration)的N型掺杂剂(dopant)掺杂的NW(N型阱)120、与第一浓度的P 型掺杂剂掺杂的沟道区(channel region)130(位于与NW120相邻的部分栅极210 的下面)、形成于NW120的第一部分中的浅沟槽隔离(Shallow Trench Isolation， STI)区160、以及位于NW120的第二部分与栅极210的第一边缘210a远程的 N⁺抽头(tap)区150。N型源区155包括N⁺区155a与形成于PW(P型阱)140中 的轻掺杂N型区155b，其中PW140接近于与栅极210的第一边缘210a相对的 第二边缘210b。

N⁺抽头区150形成于STI区160与STI区162之间。N⁺抽头区150并不是 自对准于栅极210，而是与栅极210间有一段距离D。上面所描述的高电压NMOS 装置101利用STI区160降低漏极电压(drain voltage)并产生高漏极持续电压。此 外，上面所描述的高电压NMOS装置101可利用阱离子植入法(well implant)形 成漏极端子(terminal)。

然而，因为DNW110与P型硅衬底100之间的接面(junction)会被开启(turn on) 而导致泄漏，所以当漏极具有负偏压(negatively biased)时，上面所描述的高电压 NMOS装置101无法工作。在某些情况下需要高电压NMOS装置，且漏极端子 可以为负偏压。

发明内容

为了解决上述问题，本发明提供一种高电压MOS晶体管结构。

一种金属氧化物半导体晶体管结构，包括：栅极，覆盖半导体衬底的有效 区域；漏极掺杂区，为第一导电型并与所述栅极的边缘之间具有一段距离；第 一轻掺杂区，为所述第一导电型并位于所述栅极与所述漏极掺杂区之间；源极 掺杂区，为所述第一导电型并位于第二导电型的第一离子阱中；以及第二轻掺 杂区，为所述第一导电型并位于所述栅极与所述源极掺杂区之间。

一种MOS晶体管结构，包括：栅极，覆盖半导体衬底的有效区域；漏极结 构，为第一导电型，并位于所述栅极的一侧，其特征在于，所述漏极结构包括 与第二重掺杂区隔开的第一重掺杂区，所述第二重掺杂区接近于所述栅极；所 述漏极结构还包括第一轻掺杂区置于所述第一重掺杂区与所述第二重掺杂区之 间，以及第二轻掺杂区置于所述栅极与所述第二重掺杂区之间；源极掺杂区， 为所述第一导电型，位于所述栅极另一侧的第二导电型的第一离子阱中；以及 第三轻掺杂区，为所述第一导电型，位于所述栅极与所述源极掺杂区之间。

本发明提供的高电压MOS晶体管可与标准CMOS程序兼容，不需要额外 成本，可用于大量隔离，降低HCI效应，改进TDDB特性，并可工作于负偏压。

附图说明

图1为传统高电压NMOS装置的剖视示意图；