[发明专利]NAND型非易失性半导体存储装置

说明书

(相关申请的交差引用)

本申请基于2008年3月28日提交的在先日本专利申请2008-087112并要求享受其优先权。在此引用并将其全部内容合并于此。

技术领域

本发明涉及具有MONOS型的存储单元的NAND型非易失性半导体存储装置。

背景技术

在闪存存储器中，伴随存储器容量的大容量化，进行着存储单元尺寸的微细化。因此，在极微细单元中，将电荷积蓄层从浮栅型变更为具有电荷陷阱(trap)功能的绝缘膜的MONOS(Metal-Oxide-Nitride-Oxide-Semiconductor，金属氧化物氮化物氧化物半导体)型存储器受到了关注。

MONOS型存储器具有依次层叠了使电荷选择性地通过的隧道绝缘膜、电荷积蓄层、以及阻止上述电荷积蓄层与控制栅电极之间的电流的阻挡绝缘膜的结构。由于可以进行元件的简化、微细化，所以作为下一代存储器而进行着向更微细化的研究。

当前，作为面向使用了MONOS型存储器的极微细单元实现的研究，研究了改变此前用作阻挡绝缘膜的硅氧化膜，而尝试导入介电常数更高的材料(高k材料)的技术。特别是，铝氧化膜与硅氧化膜相比，介电常数更高并且在电荷保持特性中呈现更良好的性能，所以进行着面向作为下一代阻挡绝缘膜而实用化的研究(例如J-S.Lee，etal.，SSDM(2005)200)。

发明内容

本发明的一个方式的NAND型非易失性半导体存储装置的特征在于，在半导体基板上，具备相互串联连接的多个存储单元晶体管、和设置在串联连接的上述多个存储单元晶体管的端部的选择晶体管，上述存储单元晶体管具备：上述半导体基板上的第一绝缘膜；上述第一绝缘膜上的电荷积蓄层；上述电荷积蓄层上的作为铝氧化物的第二绝缘膜；上述第二绝缘膜上的第一控制栅电极；以及在上述第一控制栅电极的两侧的上述半导体基板中形成的第一源/漏区域，上述选择晶体管具备：上述半导体基板上的第三绝缘膜；上述第三绝缘膜上的作为铝氧化物且含有四价阳离子元素、五价阳离子元素、N(氮)中的至少一种元素的第四绝缘膜；上述第四绝缘膜上的第二控制栅电极；以及在上述第二控制栅电极的两侧的上述半导体基板中形成的第二源/漏区域。

本发明的一个方式的NAND型非易失性半导体存储装置的特征在于，在半导体基板上，具备相互串联连接的多个存储单元晶体管、和设置在上述多个存储单元晶体管的端部的选择晶体管，上述存储单元晶体管具备：上述半导体基板上的第一绝缘膜；上述第一绝缘膜上的作为铝氧化物的第二绝缘膜；上述第二绝缘膜上的第一控制栅电极；以及在上述第一控制栅电极的两侧的上述半导体基板中形成的第一源/漏区域，上述选择晶体管具备：上述半导体基板上的第三绝缘膜；上述第三绝缘膜上的作为铝氧化物且含有四价阳离子元素、五价阳离子元素、N(氮)中的至少一种元素的第四绝缘膜；上述第四绝缘膜上的第二控制栅电极；以及在上述第二控制栅电极的两侧的上述半导体基板中形成的第二源/漏区域。

附图说明

图1是第一实施方式的NAND型非易失性半导体存储装置的剖面图。

图2是第一实施方式的NAND型非易失性半导体存储装置的芯片布局图。

图3是示出Al₂O₃的氧化膜换算膜厚与施加应力后的Vfb变化的关系的曲线。

图4是示出热处理前后的Al₂O₃中的Si浓度与陷阱电荷密度的关系的曲线。

图5和图6是示出Al₂O₃中的各缺陷的各种荷电状态的Kohn-Sham能级的图。

图7是示出通过理论计算得出的O_i、V_Al、以及V_O的电荷捕获能级的图。

图8是示出Al₂O₃/SiO₂的Al₂O₃带隙(gap)中的电子能级的图。

图9是示出由对Al₂O₃/SiO₂的Al₂O₃添加了四价或五价阳离子元素时的浓度引起的能带(band)图的变化的图。

图10是示出由对Al₂O₃/SiO₂的Al₂O₃添加了四价或五价阳离子元素时的浓度引起的能带图的变化的图。