[发明专利]芯片结构、晶圆结构以及芯片制作工艺

说明书

技术领域

本发明是有关于一种半导体结构以及半导体制作工艺，特别是有关于一种芯片结构、晶圆结构以及芯片制作工艺。

背景技术

经过半导体集成电路制作工艺所制作出的晶圆在进行切割作业前，通常先对晶圆进行一薄化制作工艺来使晶圆的厚度变小。在晶圆经过薄化制作工艺后，晶圆的面积与厚度比变大，所以在后续取放晶圆、机台运送晶圆及晶圆切割作业的过程中，容易发生晶圆破片的情形，因此薄化后的晶圆需粘合于一载具上以由此载具来支撑，并有利于后续制作工艺。然而，晶圆切割后仍需从载具上卸除，而卸除的过程中与卸除后，也容易发生芯片破片的情形。

发明内容

本发明提供一种芯片结构，其具有一应力缓冲层。

本发明提供一种晶圆结构，其具有一应力缓冲层，用以作为薄化后基底的支撑结构，并于切割作业时可作为防止晶圆破片或崩裂延伸的结构。

本发明提供一种芯片制作工艺，用以制造出同时具有导电贯孔与应力缓冲环的芯片单元。

本发明提出一种芯片结构，其包括一基底以及一应力缓冲层。基底具有一第一表面与一相对于第一表面的第二表面。应力缓冲层配置于基底的周围，且应力缓冲层至少位于基底的第一表面与第二表面其中之一。

本发明提出一种晶圆结构，其包括一基底以及一应力缓冲层。基底具有一第一表面、一相对于第一表面的第二表面及多条将基底分隔成多个芯片单元的切割道。应力缓冲层配置于这些切割道上，且环绕每一芯片单元的周围，应力缓冲层至少位于基底的第一表面与第二表面其中之一。

本发明提出一种芯片制作工艺。首先，提供一晶圆。晶圆具有彼此相对的一第一表面与一第二表面。接着，于晶圆的第一表面形成多个盲孔。形成一绝缘层与一覆盖绝缘层的电镀种子层于第一表面与这些盲孔的孔壁内。形成一图案化掩膜于第一表面上方的电镀种子层上。之后，以电镀的方式形成一导电材料于这些盲孔内以形成多个导电盲孔，以及于第一表面上方的部分电镀种子层上形成多个应力缓冲环，其中这些导电盲孔分别位于这些应力缓冲环内。最后，移除图案化掩膜及图案化掩膜下方的部分电镀种子层。

本发明更提出一种芯片制作工艺。首先，提供一晶圆。晶圆具有彼此相对的一第一表面与一第二表面。接着，以于晶圆的第一表面形成多个盲孔。形成一电镀种子层于第一表面上与这些盲孔的孔壁内。形成一第一图案化掩膜于第一表面上方的电镀种子层上。以电镀的方式形成一导电材料于这些盲孔内以形成多个导电盲孔。移除第一图案化掩膜以及第一图案化掩膜下方的部分电镀种子层。形成一第二图案化掩膜于晶圆的第一表面上。之后，以第二图案化掩膜为蚀刻掩膜蚀刻第一表面，以形成多个绝缘环区与多个应力缓冲环区，其中这些绝缘环区分别暴露出这些导电盲孔的侧壁，且这些绝缘环区分别位于这些应力缓冲环区内。最后，配置一绝缘材料于这些绝缘环区内与这些应力缓冲环区内，以形成多个绝缘环与多个应力缓冲环。

基于上述，由于本发明的晶圆结构具有一应力缓冲层，因此进行一薄化制作工艺后，此应力缓冲层不但可作为一支撑结构，以防止薄化后的晶圆结构于取放以及机台运送的过程中发生破片的情形外，对晶圆结构进行切割作业而分割成多个芯片结构时，应力缓冲层亦可防止晶圆破片或崩裂延伸至相邻切割道两侧的芯片区域内，可提高切割良率。

附图说明

为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合附图作详细说明如下，其中：

图1A为本发明的一实施例的一种晶圆结构的剖面示意图。

图1B为图1A的晶圆结构的俯视示意图与部分放大示意图。

图1C为切割图1A的晶圆结构所形成的一芯片结构的俯视示意图。

图2为本发明的另一实施例的一种晶圆结构的剖面示意图。

图3为本发明的另一实施例的一种晶圆结构的剖面示意图。

图4为本发明的另一实施例的一种晶圆结构的剖面示意图。

图5为本发明的另一实施例的一种晶圆结构的剖面示意图。

图6A至图6G绘示本发明的一实施例的一种芯片制作工艺。

图7A至图7K绘示本发明的一实施例的一种芯片制作工艺。

具体实施方式

图1A为本发明的一实施例的一种晶圆结构的剖面示意图，图1B为图1A的晶圆结构的俯视示意图与部分放大示意图，图1C为切割图1A的晶圆结构所形成的一芯片结构的俯视示意图。请先同时参考图1A与图1B，在本实施例中，晶圆结构100a包括一基底110以及一应力缓冲层120a。