[发明专利]线路板及其制作方法及芯片封装结构

说明书

技术领域

本发明涉及一种线路板及其制作方法及其芯片封装结构，且特别是涉及 一种凸块间距较小的线路板及其制作方法及其芯片封装结构。

背景技术

随着集成电路的集成度的增加，芯片的封装技术也越来越多样化。由于 倒装接合技术(Flip Chip Interconnect Technology)具有缩小芯片封装体积及 缩短信号传输路径等优点，故目前已广泛应用于芯片封装领域。

然而，在倒装接合的工艺中，用以接合芯片与芯片载板的焊料凸块在受 热熔融时易受芯片所挤压而塌陷，以导致工艺良率的下降。因此，已知技术 提出一种所谓可控塌陷芯片连接技术(Controlled Collapse Chip Connection， C4)来克服凸块塌陷的问题。

一种可控塌陷芯片连接技术是在芯片载板上形成突出的预凸块来连接 芯片的焊料凸块。上述预凸块的作法如下。首先在芯片载板上全面形成种子 层，其覆盖防焊层及被防焊层的开口所暴露出的接垫，并在种子层上形成图 案化光致抗蚀剂层，其中图案化光致抗蚀剂层的多个开口分别连通于芯片载 板上的防焊层用以暴露出接垫的多个开口。然后，通过种子层及电镀方式在 防焊层的开口及图案化光致抗蚀剂层的开口中填入金属以形成预凸块。

由于前述预凸块可在倒装接合的工艺中支撑熔融的焊料凸块，故可避免 已知技术中熔融的焊料凸块受到芯片的挤压而塌陷的问题。

然而，在前述制作预凸块的工艺中，由于图案化光致抗蚀剂层的开口需 与防焊层的开口连通且完全暴露出防焊层的开口，故在形成图案化光致抗蚀 剂层的开口时会受到工艺上对位精准度的限制，而使得图案化光致抗蚀剂层 的开口宽度大于防焊层的开口宽度。如此一来，不但无法缩小图案化光致抗 蚀剂层的开口的尺寸，也导致预凸块与焊料凸块的尺寸以及凸块间距(bump pitch)无法缩小。此外，由于凸块间距无法缩小，所以芯片上的芯片接垫间 距亦对应无法缩小。

发明内容

本发明提供一种线路板的制作方法，可减少线路板上的预凸块的间距。

本发明提供一种线路板，其凸块间距较小。

本发明提供一种芯片封装结构，其芯片与线路板的接点密度较高。

本发明提出一种线路板的制作方法如下所述。首先，提供基底、至少一 顶接垫、至少一底接垫、预防焊层与底防焊层，其中顶接垫与底接垫分别配 置于基底的相对的顶面与底面上，且顶接垫与底接垫电性连接，顶防焊层与 底防焊层分别配置于顶面与底面上，顶防焊层具有暴露出部分顶接垫的第一 开口，底防焊层具有暴露出部分底接垫的第二开口。接着，在底面上形成导 电层，导电层覆盖底防焊层与底接垫，并与底接垫电性连接。然后，在导电 层上形成阻镀层，阻镀层具有第三开口，第三开口暴露出部分导电层。之后， 透过第三开口对导电层施加电流，以电镀预凸块于顶接垫上。接着，移除阻 镀层。然后，移除导电层。

本发明还提出一种线路板，其包括基底、至少一顶接垫、顶防焊层、预 凸块、至少一底接垫以及底防焊层。基底具有相对的顶面与底面。顶接垫配 置于顶面上。顶防焊层配置于顶面上并覆盖部分顶接垫，顶防焊层具有暴露 出部分顶接垫的第一开口。预凸块配置于顶接垫上并位于第一开口中，预凸 块具有突出于顶防焊层的突出部，突出部的最大宽度小于或等于顶接垫的宽 度。底接垫配置于底面上，并电性连接至顶接垫。底防焊层配置于底面上并 覆盖部分底接垫，底防焊层具有暴露出部分底接垫的第二开口。

本发明再提出一种芯片封装结构，其包括线路板、芯片以及至少一焊料 凸块。线路板包括基底、至少一顶接垫、顶防焊层、预凸块、至少一底接垫 以及底防焊层。基底具有相对的顶面与底面。顶接垫配置于顶面上。顶防焊 层配置于顶面上并覆盖部分顶接垫，顶防焊层具有暴露出部分顶接垫的第一 开口。预凸块配置于顶接垫上并位于第一开口中，预凸块具有突出于顶防焊 层的突出部，突出部的最大宽度小于或等于顶接垫的宽度。底接垫配置于底 面上，并电性连接至顶接垫。底防焊层配置于底面上并覆盖部分底接垫，底 防焊层具有暴露出部分底接垫的第二开口。芯片配置于线路板上，且芯片上 配置有至少一位置对应预凸块的芯片接垫。焊料凸块配置于芯片与线路板之 间，以连接预凸块与芯片接垫。