[发明专利]操作电路

说明书

技术领域

本发明是有关于一种操作电路(operating circuit)，特别有关于一种静噪电 路(squelch circuit)。此静噪电路采用一种箝位装置(clamping device)，用以提升 静噪电路的操作速度。

背景技术

请参阅本发明图1。图1图解静噪电路的一种传统实施方式，其中包括静 噪电路100。静噪电路100包括一第一输入电路104、一第一比较器108、一 反向器110、一第二输入电路112、一第二比较器116、一反向器118、以及 一抗尖峰脉冲电路120。静噪电路100是用来检测电平转换电路102所接收的 一组差动信号(图1所示的差动信号VIN₊与VIN_-)的眼图(eye diagram)的差动电 位差，以得到检测结果SQOUT。差动信号VIN₊与VIN_-将送入两种不同路径 进行处理。第一信号路径包括第一输入电路104、第一比较器108以及反向器 110。第二信号路径包括第二输入电路112、第二比较器116以及反向器118。 如图所示，电平转换电路102的两输出信号以相反相位输入上述两信号路径。

根据通用串行总线(Universal Serial Bus，USB)的规格，USB接收器所需 的最小电压准位为100mV。因此，静噪阈值(squelch threshold)通常设定在约 125mV。第一信号路径负责检测电位差(VIN₊-VIN_-)是否小于-125mV。第二 信号路径负责检测电位差(VIN₊-VIN_-)是否大于125mV。若电位差(VIN₊- VIN_-)小于-125mV，第一比较器108的输出(命名为OUT1)处于一高电压准位。 若电位差(VIN+-VIN-)大于125mV，则第二比较器116的输出(命名为OUT2) 处于一低电压准位。在抗尖峰脉冲电路120处理下，若差动信号VIN+、VIN- 各眼图的电位差皆大于静噪阈值125mV，则检测结果SQOUT将恒处于高电压 准位。若差动信号VIN+、VIN-一特定眼图的电位差低于125mV，则抗尖峰 脉冲电路120将对应所述特定眼图输出一低电位。然而，第一、第二输入电 路104与112的输出端的寄生电阻、电容会导致第一、第二输入电路104与 112输出端上的信号振荡，无法在特定时间区间内达到设计的目标值。第一与 第二输入电路104与112的操作速度可能会限制静噪电路100的检测速度。 因此，对高速USB技术而言，改善第一与第二输入电路104与112的操作速 度为一项关键技术。

发明内容

本发明其一目的为揭示一静噪电路，其中利用一箝位装置改善静噪电路 操作速度。

根据本发明一种实施方式，一操作电路揭示如下。所述操作电路包括一 差动放大级、一偏置电流级以及一箝位装置。差动放大级放大一组差动输入 以产生一组差动输出。差动放大级包括一第一输入端、一第二输入端、一第 一输出端以及一第二输出端。第一与第二输入端分别接收上述差动输入的一 第一、一第二输入信号。第一、第二输出端分别输出上述差动输出的一第一、 一第二输出信号。偏置电流级耦接上述第一与第二输出端，以分别提供上述 第一、第二输出端一第一、一第二偏置电流。第一偏置电流的大小不同于第 二偏置电流。上述箝位装置耦接上述第一输出端，用以根据第一输出端上的 第一输出信号箝制第一输出端的电位。所述箝位装置包括第一箝位装置以及 第二箝位装置。所述第一箝位装置包括一第一晶体管，所述第一晶体管具有 一控制端耦接一第一偏压、一第一端耦接所述第一输出端、以及一第二端耦 接一第一参考电压。所述第二箝位装置耦接所述第二输出端，且根据所述第 二输出端的所述第二输出信号箝制所述第二输出端的电位，所述第二箝位装 置包括一第二晶体管，所述第二晶体管具有一控制端耦接一第二偏压、一第 一端耦接所述第二输出端、以及一第二端耦接一第二参考电压，所述第一与 第二参考电压具有不同电压值。

附图说明

图1图解静噪电路的一种传统实施方式；

图2图解本发明操作电路的一种实施方式；

图3以时序图图解图2中第一、第二输入信号、与第一、第二输出信号；

图4图解本发明操作电路的另一种实施方式；