[发明专利]电路结构的制造方法

权利要求书

1.一种电路结构的制造方法，包括如下步骤：

提供一基底，其中该基底包括一第一层、一位于该第一层上的第二层， 以及一位于该第二层上的第三层，其中该第三层是硅层，且该第二层是埋藏 氧化层；

蚀刻该基底以形成多个纳米结构，其中部分的该第一层在该蚀刻步骤后 露出，且其中所述多个纳米结构是纳米柱，所述多个纳米柱中的每一个包括 部分的该第二层及部分的该第三层；

利用外延成长在所述多个纳米结构上形成一复合半导体材料，其中成长 自邻近的所述多个纳米结构的该复合半导体材料互相连接以形成一连续的 复合半导体膜；以及

将该连续的复合半导体膜自该基底分开。

2.如权利要求1所述的电路结构的制造方法，其中该复合半导体材料包 括III族氮化物半导体材料。

3.如权利要求2所述的电路结构的制造方法，其中该III族氮化物半导体 材料包括氮化镓。

4.一种电路结构的制造方法，包括如下步骤：

提供一基底；

图案化该基底的上部分以形成具有实质上具有均匀图案密度的周期图 案的多个纳米柱；

于所述多个纳米柱上外延成长一III族氮化物半导体膜；以及

借由破坏所述多个纳米柱将该III族氮化物半导体膜自该基底分开，

其中该基底是绝缘层上覆硅基底，包括位于一埋藏氧化层上的一硅层， 且其中所述多个纳米柱包括部分的该硅层及部分的该埋藏氧化层。

5.如权利要求4所述的电路结构的制造方法，其中该III族氮化物半导体 膜包括氮化镓。

6.一种电路结构的制造方法，包括如下步骤：

提供一基底，包括：

一埋藏氧化层，以及

一硅层，位于该埋藏氧化层上；

图案化该硅层及至少该埋藏氧化层的上层以形成多个纳米柱；

于所述多个纳米柱上外延成长一III族氮化物半导体膜；以及

借由破坏所述多个纳米柱将该III族氮化物半导体膜自该基底分开。

7.如权利要求6所述的电路结构的制造方法，其中该基底还包括一位于 该埋藏氧化层下方的底层，且其中部分的该底层在该图案化步骤后露出。

8.如权利要求6所述的电路结构的制造方法，其中该图案化步骤只有图 案化该埋藏氧化层的上部。