[发明专利]封装基板以及芯片封装结构

说明书

技术领域

本发明是关于一种封装基板以及包含该封装基板的芯片封装结构，并且特别地，根据本发明的封装基板上的至少一测试垫具有凹槽，用以容置探针的端部。

背景技术

随着半导体技术的进步以及使用者需求的提升，越来越多电子产品需要使用高效能芯片作为运算核心。芯片效能的提升通常也代表输入芯片或由芯片输出的信号数量以及种类的增加，因此，作为信号传输用的引脚(lead)或导线(wire)的数量也需要大量增加。

然而，由于多数电子产品本身或其零组件的体积或尺寸有轻薄化或微型化的趋势，芯片体积也必须随之缩小，因此其外接的引脚或导线也必须更细，并且更紧密地排列。目前，为了确保芯片与引脚或导线的正常导通，并保护芯片以防止其因为碰撞或拉扯等外力造成损伤，常通过封装的方式来达到前述目的。

既有的芯片封装型态包含一种以可挠曲的基板作为芯片承载件的卷带自动接合封装(Tape Automated Bonding)技术，其包含：卷带承载封装(Tape Carrier Package，TCP)、薄膜倒装片封装(Chip On Film，COF)等。此类封装型态是将芯片固定于承载卷带上，并以芯片的凸块或焊垫，与承载卷带的金属导电层对位加压接合，为目前常见的芯片封装技术之一，特别是应用于液晶显示器的驱动芯片的封装。其中，承载卷带上所布设的金属导电层被以例如蚀刻方式图案化形成多根引脚及多个测试垫(test pad)，各引脚的一端与芯片的凸块或焊垫电性连接并向外延伸而分别对应连接这些测试垫中之一。

当芯片接合至承载卷带后，通常需对该封装后的芯片进行电性测试。目前最常用的测试方法为探针测试(probe testing)，其通常借助包含若干探针(probe)的探针卡(probe card)来完成。于测试时，探针可依序接触测试垫表面，以检测该测试垫所连接的引脚的电性是否正常。

然而，受限于细微加工的制程条件，探针卡的设计存在着许多缺点，例如：接触力太小、位移行程不足、制程步骤较复杂等。此外，探针卡上的探针也可能因为接触力太小而无法有效刺穿金属测试垫表面的氧化层，进而降低测试的可靠度。

于现有技术中，为了解决上述的问题，设计者或操作人员往往会直接加重探针的下压力，然而，这样的方式容易造成探针的端部歪曲变形，甚至断裂，减低了探针的使用寿命，并且增加耗材的成本增加。此外，加重探针的下压力容易使探针偏移，并且于测试垫表面刮出微粒，微粒可能导致引脚或测试垫间产生短路现象，进而造成测试结果的误差。

发明内容

因此，本发明的一目的在于提供一种封装基板，并且特别地，根据本发明的封装基板上的至少一测试垫具有凹槽，用以容置探针的端部，以解决前述的问题。

根据本发明一方面提供一种封装基板，用以承载一芯片，该封装基板包含一可挠性介电层以及一导电层。该导电层设置于该可挠性介电层上，并且包含多根引脚以及多个测试垫。这些引脚的一端电性连接该芯片，而这些测试垫分别对应连接这些引脚的另一端。特别地，该多个测试垫中的至少一测试垫的一表面具有一凹槽，用以容置一探针的一端部。于实际应用中，前述的凹槽可通过蚀刻而成。并且，该凹槽可视情况贯穿或不贯穿该测试垫。

本发明的另一目的在于提供一种芯片封装结构，以解决先前技术中的问题。

根据本发明另一方面提供一种芯片封装结构，包含封装基板以及一芯片。如前所述，该封装基板包含一可挠性介电层以及一导电层。该导电层设置于该可挠性介电层上，并且包含多根引脚以及多个测试垫。这些引脚的一端电性连接该芯片，而这些测试垫分别对应连接这些引脚的另一端。特别地，该多个测试垫中的至少一测试垫的一表面具有一凹槽，用以容置一探针的一端部。

综上所述，当探针的端部进入本发明的测试垫上的凹槽时，该凹槽可有效限制探针的移动范围，降低探针于接触测试垫时发生偏移。藉此，本发明的凹槽也可避免探针从测试垫的表面刮出微粒，导致引脚或测试垫间产生短路现象，因而造成测试误差的情形发生。另外，探针于测试时的下压力也可因此减低，藉此提升该探针的使用寿命。相较于现有技术，本发明的封装基板以及芯片封装结构有助于节省测试工序的时间以及金钱成本，并有效提高测试的可信度。

附图说明

关于本发明的优点与精神可以通过以下结合附图对本发明的较佳实施例的详述得到进一步的了解，其中：

图1是根据本发明的一具体实施例的封装基板的俯视图。

图2是根据本发明的一具体实施例的封装基板的立体视图。

图3绘示根据本发明的一具体实施例的芯片封装结构的立体视图。