[发明专利]低抖动、宽操作频带及适合低电压操作的频率合成系统

说明书

技术领域

本发明涉及锁相回路技术，尤其涉及一种低抖动、宽操作频带及适合低电压操作的频率合成系统。 

背景技术

对于设计特殊应用的集成电路(ASICs)所需要的锁相回路，首要的挑战在于必须先能弹性的产出大量且可广泛符合于各类产品需求的频率，其中包括各个中央处理器所需的系统参考频率以及视频或音频模拟处理器所需的参考取样频率。 

由于要满足这么多的应用，锁相回路所需提供的频率范围必须够宽广，举例来说，视频处理器所需的频率可能会到10～100MHz，然而音频处理器所需的频率为几百KHz，其相对的处理器会需要高达500MHz～1GHz的频率，如此，其输出频率范围会高达3000～10000倍(VCO输出频率可调整的倍数，ex：1000M/100kHz＝10000)。由于多样性的输出频率，故需要针对不同的应用而设计不同的锁相回路，此种方法不仅增加管理上的麻烦，还需要对不同的锁相回路进行设计和测试而增加了开发成本。另一方法为设计一个单一锁相回路，其可应用于不同的集成电路中，但如何设计出适应于宽操作频带操作的锁相回路乃是一大挑战。 

图1为现有锁相回路100的方块图，其包括相位检测器(PhaseDetector)110、电荷泵(Charge Pump)120、滤波器130、电压控制振荡器(VCO)140及分频装置150。当锁相回路100锁定时，锁相回路100所产生的信号CK_OUT的频率为参考信号CK_REF的频率的N倍。 

当频率的要求满足时，另一更大的挑战在于锁相回路输出频率的纯度，以特性化的规格来看就是输出的抖动(Jitter)或者称为相位噪声(Phase Noise)。 

锁相回路可以产生干净且稳定的频率，但噪声却会影响频率的稳 定性。通过测量锁相回路输出的抖动量(Jitter)，可以判断噪声影响的程度。常见的抖动如下： 

1.相对性周期抖动(Cycle-to-Cycle Jitter) 

相对性周期抖动如图2所示，指的就是两两相邻频率间的周期差异量。若锁相回路的参考频率的相对性周期抖动大到某一程度，亦即超过锁相回路的锁定范围(Hold Range)，将会使锁相回路无法锁定。一般而言，相对性周期抖动可以取均方根(root-mean-square，rms)值来表示： 

Jc=limn→∞1nΣi=1n(Jci)2=limn→∞1nΣi=1n(ti-ti-1)2]]>

2.周期性抖动(Periodic Jitter)