[发明专利]电子电路基板的电源杂音解析方法、系统以及程序

说明书

技术领域

0001

本发明涉及电源杂音解析技术，特别是涉及适合应用于电子电路基板 的电源杂音的解析的方法、系统以及程序。

背景技术

由于电子电路基板上安装的LSI(Large Integrated Circit，大规模集成 电路)等半导体部件已步入信号的高速化和电源的低电压化，因此电源杂 音会对电子电路的稳定工作以及质量造成影响。即，被称为电源完整性 (PI：power integrity)的电源杂音的抑制成为了电子电路设计中不可或缺 的部分。

在电子电路基板(也称为“印刷基板”或“印刷电路基板”)的设计 阶段中，关于进行电源杂音的抑制、解析的方法从以往开始提出过各种建 议。例如，在专利文献1中，作为在基板制造前的基板布线中或者在基板 布线后评测是否能够设计出抑制电源电压变动并防止由电源供应系统电路 的共振引起的不需要的电磁辐射的印刷基板的方法，公开了包括以下步骤 的印刷电路基板特性评价方法，所述步骤包括：计算从安装在印刷基板上 的各个激活元件的电源端子连接位置上观察到的基板内的电源供应系统电 路的阻抗特性的步骤；计算从电源端子连接位置起直至与其最近的位置上 连接的电容元件的阻抗特性的步骤；以及通过对所述电源供应系统电路的 阻抗特性与直至所述电容器的阻抗特性的大小、相位、实数部、虚数部的 某一些进行比较，来判断在所述电源供应系统电路中是否产生共振的步 骤。

所述方法虽然从电源-接地(称为“GND”)设计信息中提取阻抗并 计算基板的共振来验证设计是否妥当，但没有考虑LSI特性等来进行电源 杂音的解析。即，没有通过LSI对电路基板上传播的电源杂音进行解析。

作为通过LSI来考虑基板上传播的电源杂音的方法，例如有专利文献 2所公开方法，该方法作为在印刷基板的设计阶段考虑了印刷基板的影响 而对半导体集成电路内部的电源噪声进行解析并能够对半导体集成电路中 产生的印刷基板上的电源噪声进行解析的电源噪声解析方法，包括如下各 个阶段：将半导体集成电路分割为多个第一单位区域，并通过将电源配 线、电路、以及电路的电流消耗简化后的电源网、电容、以及电流源来表 示各第一单位区域，通过针对所述多个第一单位区域来整理所述电源网、 电容、以及电流源而求得该半导体集成电路的整体模型，将安装了该半导 体集成电路的印刷基板分割为多个第二单位区域，并对各第二单位区域通 过电源网和容量来表示电源层，通过对所述多个第二单位区域整理所述电 源网而求得该印刷基板的整体模型，将所述半导体集成电路的整体模型与 所述印刷基板的整体模型结合在一起来求得电路方程式。

根据该电源噪声解析方法，通过将半导体集成电路的电源噪声解析用 的模型和印刷基板的电源噪声解析用模型结合在一起进行电源解析，能够 对所关注的半导体集成电路考虑印刷基板上的其他半导体集成电路产生的 电源噪声的影响，并且能够对从半导体集成电路产生并在印刷基板上传播 的电源噪声进行解析。

专利文献1：日本专利文献特开2005-251223号公报；

专利文献2：日本专利文献特开2005-31850号公报。

发明内容

基于本发明而提出以下分析。

专利文献1所记载的发明仅取决于印刷基板或旁路电容器的特性，没 有考虑杂音源的LSI的动作。其结果是，有时即使LSI输出的杂音量小， 也会强行执行电源杂音对策，从而导致质量过剩、即引起成本升高。

半导体设备的高速化使得电源杂音增加，低电压化使得电源杂音容许 量下降，从而使印刷基板的设计变得困难。

如上所述，对印刷基板的电源杂音的抑制变得不可或缺，但正确解析 电源杂音的方法并不明确。

另一方面，专利文献2所记载的发明能够考虑到印刷基板上的其他半 导体集成电路产生的电源噪声的影响，并且能够对从半导体集成电路产生 并在印刷基板上传播的电源噪声进行解析，但该发明结合了所述半导体集 成电路的整体模型和所述印刷基板的整体模型来求得电路方程式，如后所 述，与本发明是完全不同的。

因此，本发明的目的在于提供一种对基于半导体设备的电子电路基板 的电源杂音进行解析，并能够使电子电路稳定工作的方法、系统以及程 序。

本申请公开的发明为了解决上述问题而如下地构成。