[发明专利]三相正弦波发生电路

权利要求书

1.三相正弦波发生电路，其特征是：它是高频基准时钟与地址发生电路相连，产生地址信号，而地址信号分为两部分，一部分送到EEPROM存储器，作为存储器的读取数据的地址，另一部分送到多通道D/A转换器，作为多通道D/A转换器的通道选择，将EEPROM存储器送过来的各相正弦波数据在与外部基准电压相接的多通道D/A转换器中还原并分离出来，三相正弦波再分别经过各自的滤波器得到三相正弦波。

2.根据权利要求1所述的三相正弦波发生电路，其特征是：地址发生电路(IC1)的VDD脚(16)接+5V，GND脚(8)、RSD脚(11)接地，CLK脚(10)接高频基准时钟(F)，EEPROM存储器电路(IC2)的VDD脚(24)接+5V，GND脚(12)、CE脚(18)、OE脚(20)、WE脚(21)接地，EEPROM存储器电路(IC2)的A8脚(23)、A7脚(1)、A6脚(2)、A5脚(3)、A4脚(4)、A3脚(5)、A2脚(6)、A1脚(7)、A0脚(8)、A10脚(19)、A9脚(22)分别与地址发生电路(IC1)的Q12脚(1)、Q11脚(15)、Q10脚(14)、Q9脚(12)、Q8脚(13)、Q7脚(4)、Q6脚(2)、Q5脚(3)、Q4脚(5)、Q3脚(6)、Q2脚(7)相连，多通道D/A转换电路(IC3)的VSS脚(3)接-5V，VDD脚(22)接+15V，VRB脚(4)、VRA脚(5)、VRD脚(20)、VRC脚(21)接外部基准电压(Vref)，AGND脚(6)、DGND脚(7)、LDAC脚(8)接地，多通道D/A转换电路(IC3)的DB7脚(9)、DB6脚(10)、DB5脚(11)、DB4脚(12)、DB3脚(13)、DB2脚(14)、DB1脚(15)、DB0脚(16)分别与EEPROM存储器电路(IC2)的DQ7脚(17)、DQ6脚(16)、DQ5脚(15)、DQ4脚(14)、DQ3脚(13)、DQ2脚(11)、DQ1脚(10)、DQ0脚(9)相连，多通道D/A转换电路(IC3)的WR脚(17)、A1脚(18)、A0脚(19)分别与地址发生电路(IC1)的Q1脚(9)、Q2脚(7)、Q3脚(6)相连；A运算放大电路(IC4A)的正电源脚(4)接+15V，多通道D/A转换电路(IC3)的VOA脚(2)通过第三电阻(R3)与A点相连，A点通过第四电阻(R4)与A运算放大电路(IC4A)的同相输入脚(3)相连，A点通过第一电容(C1)与A运算放大电路(IC4A)的反相输入脚(2)相连，A运算放大电路(IC4A)的反相输入脚(2)通过第一电阻(R1)与外部基准电压(Vref)相连，反相输入脚(2)通过第二电阻(R2)与输出脚(1)相连，同相输入脚(3)通过第三电容(C3)接地，输出脚(1)与A相输出端(Vout1)相连；多通道D/A转换电路(IC3)的VOB脚(1)通过第七电阻(R7)与B点相连，B点通过第八电阻(R8)与B运算放大电路(IC4B)的同相输入脚(5)相连，B点通过第三电容(C3)与B运算放大电路(IC4B)的反相输入脚(6)相连，B运算放大电路(IC4B)的反相输入脚(6)通过第五电阻(R5)与外部基准电压(Vref)相连，反相输入脚(6)通过第六电阻(R6)与输出脚(7)相连，同相输入脚(5)通过第四电容(C4)接地，输出脚(7)与B相输出端(Vout2)相连；C运算放大电路(IC4C)的负电源脚(11)接-15V，多通道D/A转换电路(IC3)的VOC脚(24)通过第十一电阻(R11)与C点相连，C点通过第十二电阻(R12)与C运算放大电路(IC4C)的同相输入脚(10)相连，C点通过第五电容(C5)与C运算放大电路(IC4C)的反相输入脚(9)相连，C运算放大电路(IC4C)的反相输入脚(9)通过第九电阻(R9)与外部基准电压(Vref)相连，反相输入脚(9)通过第十电阻(R10)与输出脚(8)相连，同相输入脚(10)通过第六电容(C6)接地，输出脚(8)与C相输出端(Vout3)相连。