[发明专利]一种高效多路数字下变频器系统

说明书

技术领域

本发明涉及多速率信号处理系统技术领域，特指一种高效多路数字下变频 器系统。

背景技术

“多速率信号处理”是最近十几年发展起来的一项数字信号处理技术，目 前已广泛应用于接收机信号处理和软件无线电产品开发。简单地说，“多速率 信号处理”就是在数字信号处理的各个环节，改变信号的采样速率以适应该环 节高效处理数字信号的需要，抽取、内插是多速率实现的基本手段，如何找到 抽取、内插的高效实现方案是“多速率信号处理”的关键。

实现多路数字下变频(DDC)可建立在专用芯片或现场可编程门阵列 (FPGA)实现的基础上。近十年来，随着数字下变频(DDC)技术越来越广 泛地应用于众多的信号处理领域，许多数字信号处理公司都推出了商用的DDC 专用芯片，如AD6620、AD6624、ISL50214、ISL5216、GC4016等；不过，这 些芯片大多为1路或4路的DDC专用芯片。目前，一些应用领域往往需要从 宽带信号内提取多达上100个窄带信号，利用专用的DDC芯片，通常需要高 达二、三十个专用的DDC芯片，这不仅导致了设备成本直线上升，而且由于 输入为很宽的信号，这些高速的信号数据流分发到众多的DDC，将面临复杂 的电磁兼容设计问题，甚至很容易导致硬件电路设计的失败。

采用FPGA实现多路DDC，一定程度上可以解决上述难题；但FPGA的 资源以及DDC算法是否优化是采用FPGA方案的关键。

图1是实现窄带DDC最为流行的一种算法结构，该结构采用了高效的CIC 梳状滤波器，CIC滤波器本身不需要乘法器运算，可完成很高信号抽取处理， 从而大大降低了其后HB、FIR滤波器对乘法运算能力的要求。

FPGA实现多路DDC可在图1的基础上进行，该方案对FPGA乘法器的 资源要求不太高，但对FPGA的逻辑、RAM资源要求很高。利用该算法结构， 高性能的FPGA大约可实现8路DDC，这远不能满足应用对DDC路数的要求。

发明内容

本发明的目的就是针对现有技术的不足之处而提供的一种可实现很多路 数字下变频的、高效多路数字下变频器系统。

为达到上述目的，本发明包括用于接收输入信号的信号输入端X(n)及用于 输出信号的信号输出端Y(n)，所述信号输入端X(n)通过M-1个延时器间隔分 为M路独立的数字下变频支路，每个数字下变频支路均包括依次先连接的一 个抽取因子为M的抽取器、再连接的一个根据M相数字滤波器的H(z)表达式 构建的多相分支滤波器，各运算支路的抽取器的输入端与所述信号输入端X(n) 耦合，各运算支路的多相分支滤波器的输出端与一个快速傅立叶变换模块即 FFT耦合，快速傅立叶变换模块即FFT分别将每路运算支路滤波后的M个复 数序列的实部序列相加、虚部序列相加而得到M个输出信号Y(n)，其中，M 为大于一的自然数。

所述的M个输出信号Y(n)耦合到选通器中，选通器从M个输出信号选择 N个信号并分为N路独立的第二次数字下变频支路，N路独立的第二次数字下 变频支路将最终N路信号输出。

所述M＝256路独立的数字下变频支路，每个数字下变频支路均包括依次 连接的一个抽取因子为M＝256的抽取器。

所述H(z)表达式构建的多相分支滤波器中的表达式H(z)：