[发明专利]差分输入信号接收电路

说明书

技术领域

本发明涉及一种差分输入信号接收电路，特别涉及一种用于高速D/A转换器的差分输入信号接收电路。它直接应用的领域是高速D/A转换器。 

背景技术

近年来，随着D/A转换器性能的日益提高，对其接口电路的要求越来越高，低压差分信号(LVDS)接收技术因其传输速度快、信号摆幅小、功耗低、电磁干扰小、抗干扰能力强等优点，而广泛应用于高速、高性能D/A转换器中。 

典型常规的低压差分信号接收电路如图1所示。它通过由P1、P2、N1、N2、N8、N9构成的施密特触发器来检测输入信号，并确保25mV～50mV的迟滞电压。在此电路中，共有两条反馈路径，第一条是通过晶体管P1、P2的共源节点的串联电流反馈，这条反馈通路是负反馈；第二条是连接N8、N9源-漏极的并联电压反馈，这条反馈通路是正反馈。当此正反馈系数小于负反馈系数时，整个电路将为负反馈同时失去迟滞效果；当正反馈系数大于负反馈系数时，整个电路表现为正反馈，同时在电压传输曲线中将出现迟滞，即通过局部正反馈实现低压差分信号接收电路所需要的迟滞特性。它的缺点是由于正反馈的引入而使电路的工作速度不高，在标准0.35μm CMOS工艺条件下，该电路结构的最高传输速率为1.6Gb/s，已不能满足现在的高速D/A转换器的要求。 

发明内容

为克服常规差分输入信号接收电路的最高传输速率不高的问题，本发明提供一种用于高速D/A转换器的差分输入信号接收电路，且本发明电路的迟滞电压稳定，结构简单、便于使用。 

为实现上述目的，本发明解决上述技术问题所采取的技术方案在于：一种差分输入信号接收电路，它含有： 

一个基本放大电路单元，包括： 

作第一级放大电路的PMOS管MP1、PMOS管MP2、NMOS管MN1、NMOS管MN2、PMOS管MP10，其中，MP1的栅极接正输入端IN+，MP2的栅极接负输入端IN-，MP1、MP2的源极与MP10的漏极相接，MP10的源极接电源V_DD，MP1的漏极与MN1的栅极、漏极连接在一起，其连接点为第一级放大电路的负输出端OUT1-，MP2的漏极与MN2的栅极、漏极连接在一起，其连接点为第一级放大电路的正输出端OUT1+，MN1、MN2的源极均接地； 

作第二级放大电路的NMOS管MN3、NMOS管MN4、PMOS管MP7、PMOS管MP8，其中，MN3的栅极接第一级放大电路的负输出端OUT1-，MN4的栅极接第一级放大电路的正输出端OUT1+，MP7的栅极、漏极与MP8的栅极相接，且与MN3的漏极相接，MN3、MN4的源极接地，MP7、MP8的源极接电源V_DD，MP8的漏极与MN4的漏极相接； 

作偏置电流产生电路的NMOS管MN5、NMOS管MN6、PMOS管MP9，其中，MN5的栅极、漏极与MN6的栅极相接，并共同与偏置电压V_bias相接，MN5、MN6的源极接地，MN6、MP9的漏极与MP9、MP10的栅极接在一起；和 

一个迟滞电压产生电路单元，包括： 

PMOS管MP3、PMOS管MP4、PMOS管MP5、PMOS管MP6、PMOS管MP11、PMOS管MP12、PMOS管MP13、NMOS管MN7、NMOS管MN8、NMOS管MN9，其中，MP5的栅极接正输入端IN+，MP6的栅极接负输入端IN-，MP5的漏极接第一级放大电路的负输出端OUT1-，MP6的漏极接第一级放大电路的正输出端OUT1+，MP5的源极与MP3的漏极相接，MP6的源极与MP4的漏极相接，MP3、MP4、MP1、MP2的源极与MP10的漏极连接在一起，MP11、MN7的栅极与MP8、MN4的漏极连接在一起，MP3、MP12、MN8的栅极与MP11、MN7的漏极连接在一起，其连接点为A，MP4、MP13、MN9的栅极与MP12、MN8的漏极连接在一起，其连接点为B，MN7、MN8、MN9的源极均接地，MP11、MP12、MP13的源极均接电源V_DD，MP13的漏极与MN9的漏极相接，作为整个差分输入信号接收电路的输出OUT。 

有益效果： 

本发明的差分输入信号接收电路包括一个基本放大电路单元和一个迟滞电压产生电路单元，与常规差分输入信号接收电路相比，它具有以下特点：