[发明专利]T型开关结构的64选1模拟开关电路

权利要求书

1.一种T型开关结构的64选1模拟开关电路，其特征在于包括：

四个16选1模拟开关单元1of16_1、1of16_2、1of16_3、1of16_4，它们的输入端分别为 in1～in16、in17～in32、in33～in48、in49～in64；和

组成4选1模拟开关单元的四个模拟开关单元SW1、SW2、SW3、SW4，每个模拟开关 单元分别包含一个传输开关单元和一个接地开关单元，每个传输开关单元的输入端分别与四 个16选1模拟开关1of16_1～1of16_4的四个输出端out_i中对应的一个连接，四个传输开关 单元的输出端与所述T型开关结构的64选1模拟开关电路的输出端out相连；在传输开关单 元的输入端和对应out_i端的连接点上有一个接地开关单元连接到地，即在每个信号通路的 两个开关的中间连接点有一个接地开关单元，构成了T型开关结构，

所述组成4选1模拟开关单元的四个模拟开关单元SW1、SW2、SW3、SW4均为相同结 构，每个模拟开关单元内含一个传输开关单元和一个接地开关单元，

传输开关单元，包括：NMOS管NSa、PMOS管PSa、NMOS管N6a、PMOS管P6a、 电阻R3a、电阻R4a，和作第一级倒相的PMOS管P1a、NMOS管N1a，和作第二级触发器 结构的PMOS管P2a、PMOS管P3a、NMOS管N2a、NMOS管N3a、电阻R1a、电阻R2a， 和作第三级触发器结构的PMOS管P4a、PMOS管P5a、NMOS管N4a、NMOS管N5a，

其中，NSa和PSa的源漏极分别连在一起构成CMOS开关，其输入端为in_2i，并与P6a 的源极相连，其输出端与64选1模拟开关电路的总的输出端out相连，N6a的源极与负电 源V_EE连接，P6a、N6a的漏极通过限流电阻R3a、R4a接在一起，R3a、R4a之间的连接点与 NSa的衬底连接，PSa的衬底与正电源V_CC连接，PSa的栅极与P6a、N6a的柵极连接在一起， 并与P4a和N4a漏极的连接点相连，还与N5a的柵极相连，NSa的柵极与P5a和N5a漏极的 连接点相连，还与N4a的柵极相连；N4a和N5a的源极与负电源V_EE连接，P4a和P5a的源 极与正电源Vcc连接，P5a的柵极与P2a的柵极连接在一起，并与P3a漏极和R2a之间的连 接点相连，P4a的柵极与P3a的柵连接在一起，并与P2a漏极和R1a之间的连接点相连，N2a 的漏极与R1a相连，N3a的漏极与R2a相连，N2a和N3a的源极连接到地，P2a和P3a的源 极连接到正电源Vcc，N3a的柵级与P1a和N1a的柵极连接在一起，并与数字输入端Di相连， Di对应于译码器decode1的输出端，N2a的柵极与N1a和P1a漏极的连接点相连，N1a的源 极连接到地，P1a的源极连接到正电源Vcc，

接地开关单元，包括：NMOS管NSb、PMOS管PSb、NMOS管N6b、PMOS管P6b、 电阻R3b、电阻R4b，和作第一级触发器结构的PMOS管P2b、PMOS管P3b、NMOS管N2b、 NMOS管N3b、电阻R1b、电阻R2b，和作后一级触发器结构的PMOS管P4b、PMOS管P5b、 NMOS管N4b、NMOS管N5b，

其中，NSb和PSb的源漏极分别连在一起构成CMOS开关，其输入端接地，并与P6b 的源极相连，其输出端与第一组开关单元的输入端in_2i相连，N6b的源极与负电源V_EE连 接，P6b、N6b的漏极通过限流电阻R3b、R4b接在一起，R3b、R4b之间的连接点与NSb的 衬底连接，PSb的衬底与正电源V_CC连接，PSb的柵极与P6b、N6b的柵极连接在一起，并 与P5b和N5b漏极的连接点相连，还与N4b的柵极相连，NSb的柵极与P4b和N4b漏极的 连接点相连，还与N5b的柵极相连；N4b和N5b的源极与负电源V_EE连接，P4b和P5b的 源极与正电源Vcc连接，P5b的柵极与P2b的柵极连接在一起，并与P3b漏极和R2b之间的 连接点相连，P4b的柵极与P3b的柵连接在一起，并与P2b漏极和R1b之间的连接点相连， N2b的漏极与R1b相连，N3b的漏极与R2b相连，N2b和N3b的源极连接到地，P2b和P3b 的源极连接到正电源Vcc，

两组开关单元之间，接地开关单元中的N2b的柵极与传输开关单元中的N2a的柵极相连， 接地开关单元中的N3b的柵极与传输开关单元中的N3a的柵极相连，即N3b的柵极也与数字 输入端Di相连，使加在接地开关单元的控制时序与加在传输开关单元的控制时序相反；和

三个电平转换电路单元D5、D6、D7和一个译码器decode1，其中，D5、D6、D7的输 入端是六位地址码的最高两位A5、A6和地址使能信号AE这三个TTL电平信号，输出三个 0V～V_CC的CMOS电平信号An5、An6、AEn，并连接到译码器decode1的输入端，译码器 decode1输出的四个输出数字信号分别与四个开关单元SW1～SW4的控制输入端连接，译码器 decode1输出的这四个数字信号同时又分别与四个16选1模拟开关1of16_1～1of16_4的地址 使能控制端en连接；和

四个电平转换电路单元D1、D2、D3、D4，其中，D1、D2、D3、D4的输入端分别与六 位地址码的低四位地址码A4、A3、A2、A1相连，它们将TTL电平转换为0V～V_CC的CMOS 电平输出信号An4、An3、An2、An1，并行地连接到四个16选1模拟开关1of16_1～1off6_4 中的译码器decode2的输入端；

当译码器decode1输出的四个输出数字信号中某一个有效时，4选1模拟开关中的四个 开关单元SW1～SW4中的相应的一路传输开关导通，同时与之对应的这个16选1模拟开关的 地址使能控制信号也有效，并结合六位地址码的低四位地址码A4、A3、A2、A1，选通四个 16选1模拟开关1of16_1～1of16_4中的某一路开关导通，形成了一个由两开关串接的信号通 道，在六位地址码结合使能信号AE的控制下，所述T型开关结构的64选1模拟开关电路可 以选通64路开关通路的任一路。